[發(fā)明專利]半導(dǎo)體單元器件

在審

• 申請(qǐng)?zhí)枺?/td>: 202010501168.6
• 申請(qǐng)日: 2020-06-04
• 公開（公告）號(hào): CN113764410A
• 公開（公告）日: 2021-12-07
• 發(fā)明（設(shè)計(jì)）人: 李卿;劉紅霞;曹鵬輝;黃高中;徐烈偉;俞軍
• 申請(qǐng)（專利權(quán)）人: 上海復(fù)旦微電子集團(tuán)股份有限公司
• 主分類號(hào): H01L27/092
• 分類號(hào): H01L27/092;H01L23/528;H01L23/48;H01L21/768
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 周書敏;張振軍

一種半導(dǎo)體單元器件，包括：電源區(qū)、PMOS管、NMOS管、接地區(qū)、輸出端、金屬連接層，金屬連接層包括第一金屬互連線及第二金屬互連線，其中，PMOS管的源極與電源區(qū)耦接，柵極與第一金屬互連線耦接；NMOS管的源極與接地區(qū)耦接，柵極與第一金屬互連線耦接；輸出端與第二金屬互連線耦接；第一金屬互連線上設(shè)置有可配置的第一通孔結(jié)構(gòu)，以將第一金屬互連線連接于選定的第一對(duì)象；第二金屬互連線上設(shè)置有可配置的第二通孔結(jié)構(gòu)，以將第二金屬互連線連接于選定的第二對(duì)象，以使得第二對(duì)象與輸出端導(dǎo)通。上述方案，在流片后需要更改半導(dǎo)體單元器件的輸出邏輯時(shí)，無需進(jìn)行ECO繞線，既可以實(shí)現(xiàn)半導(dǎo)體單元器件的輸出邏輯的更改，故，可以降低ECO成本。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及半導(dǎo)體領(lǐng)域，尤其涉及一種半導(dǎo)體單元器件。

背景技術(shù)

芯片內(nèi)部經(jīng)常有一些固定的邏輯編碼，比如芯片只讀存儲(chǔ)器(Read Only Memory，ROM)自檢測(cè)(Buil In Self Test，BIST)校驗(yàn)碼、器件ID號(hào)、版本信息等。這些固定的邏輯編碼通過工具將RTL 1’b1/1’b0映射到標(biāo)準(zhǔn)單元庫用于輸出1’b1高電平的邏輯單元(TieHigh Cell，TIEHI)，或者用于輸出1’b0低電平的邏輯單元(Tie Low Cell，TIELO)單元。

通常情況下，這些編碼會(huì)有許多中間版本，直到流片前才能最終固定。而現(xiàn)有的TIEHI/TIELO單元，由于后端版圖引腳位置不同，前端工程師更改邏輯后，還需要后端工程師進(jìn)行工程變更單(Engineering Change Order，ECO)繞線才能完成整個(gè)替換工作。同時(shí)，由于標(biāo)準(zhǔn)單元庫TIEHI/TIELO單元本身版圖不兼容，若流片后需要再次更改邏輯，ECO成本較高。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例解決的技術(shù)問題是流片后需要再次更改邏輯，ECO成本較高。

為解決上述技術(shù)問題，本發(fā)明實(shí)施例提供一種半導(dǎo)體單元器件，包括：電源區(qū)、PMOS管、NMOS管、接地區(qū)、輸出端、金屬連接層，所述金屬連接層包括第一金屬互連線及第二金屬互連線，其中，所述PMOS管的源極與所述電源區(qū)耦接，所述PMOS的柵極與所述第一金屬互連線耦接；所述NMOS管的源極與所述接地區(qū)耦接，所述NMOS管的柵極與所述第一金屬互連線耦接；所述輸出端與所述第二金屬互連線耦接；所述第一金屬互連線上設(shè)置有可配置的第一通孔結(jié)構(gòu)，所述可配置的第一通孔結(jié)構(gòu)的位置可配置，以將所述第一金屬互連線連接于選定的第一對(duì)象；所述第二金屬互連線上設(shè)置有可配置的第二通孔結(jié)構(gòu)，所述可配置的第二通孔結(jié)構(gòu)的位置可配置，以將所述第二金屬互連線連接于選定的第二對(duì)象，以使得所述第二對(duì)象與所述輸出端導(dǎo)通，其中，所述第一對(duì)象為所述PMOS管的漏極和所述NMOS管的漏極的其中一個(gè)，所述第二對(duì)象為所述PMOS管的漏極和所述NMOS管的漏極中的另一個(gè)。

可選的，所述PMOS管對(duì)應(yīng)的PMOS管有源區(qū)位于所述電源區(qū)與所述NMOS管對(duì)應(yīng)的NMOS管有源區(qū)之間；所述NMOS管有源區(qū)位于所述PMOS管有源區(qū)與所述接地區(qū)之間；所述PMOS管的柵極將所述PMOS管有源區(qū)分為PMOS管第一有源區(qū)321及PMOS管第二有源區(qū)；所述NMOS管的柵極將所述NMOS管有源區(qū)分為NMOS管第一有源區(qū)及NMOS管第二有源區(qū)；所述第一金屬互連線的第一端位于所述PMOS管第一有源區(qū)上方，所述第一金屬互連線的第二端位于所述NMOS管第一有源區(qū)上方；所述第二金屬互連線的第一端位于所述PMOS管第二有源區(qū)上方，所述第二金屬互連線的第二端位于所述NMOS管第二有源區(qū)上方。

可選的，所述半導(dǎo)體單元器件還包括：柵極部及第五通孔結(jié)構(gòu)，其中：所述柵極部的第一端作為所述PMOS管的柵極，所述柵極部的第二端作為所述NMOS管的柵極；所述金屬連接層還包括第七金屬互連線，所述第七金屬互連線的第一端與所述第一金屬互連線耦接，所述第七金屬互連線的第二端與所述柵極部連接；所述第五通孔結(jié)構(gòu)設(shè)置于所述第七金屬互連線的第二端，以將所述PMOS管的柵極及所述NMOS管的柵極均與所述第一金屬互連線導(dǎo)通。