[發(fā)明專(zhuān)利]一種集成多現(xiàn)場(chǎng)總線(xiàn)主站系統(tǒng)及分布式控制系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 202010485698.6
• 申請(qǐng)日: 2020-06-01
• 公開(kāi)（公告）號(hào): CN111522758B
• 公開(kāi)（公告）日: 2021-08-03
• 發(fā)明（設(shè)計(jì)）人: 張煥欣;姜智銳;史雄偉;周且升;寧龍飛;張曉冬;王健權(quán);魏亞偉;陳乃奎;王國(guó)偉;殷學(xué)俊;郭燕;李兆龍;袁龍;姜海;徐少文;陳強(qiáng);邵鵬程;鄒圓
• 申請(qǐng)（專(zhuān)利權(quán)）人: 上海中廣核工程科技有限公司
• 主分類(lèi)號(hào): G06F13/362
• 分類(lèi)號(hào): G06F13/362;G06F13/12;G06F13/38;G06F13/40;H04L29/08
• 代理公司: 上海光華專(zhuān)利事務(wù)所(普通合伙) 31219
• 代理人: 郭明

本發(fā)明公開(kāi)一種集成多現(xiàn)場(chǎng)總線(xiàn)主站系統(tǒng)及分布式控制系統(tǒng)。所述集成多現(xiàn)場(chǎng)總線(xiàn)主站系統(tǒng)包括控制模塊、處理器模塊以及從站。所述控制模塊用于接收下行數(shù)據(jù)，并對(duì)所述下行數(shù)據(jù)進(jìn)行優(yōu)化處理，以得到優(yōu)化后的下行數(shù)據(jù)，所述控制模塊用于根據(jù)所述優(yōu)化后的下行數(shù)據(jù)中的配置數(shù)據(jù)，以對(duì)主站進(jìn)行配置，所述控制模塊用于輸出所述優(yōu)化后的下行數(shù)據(jù)中的周期輸出數(shù)據(jù)至處理器模塊以及從站，多個(gè)處理器模塊用于根據(jù)所述配置數(shù)據(jù)，以對(duì)從站進(jìn)行配置。本發(fā)明的單個(gè)主站模塊支持更多的從站節(jié)點(diǎn)，最大程度的減少了中繼器的使用。

技術(shù)領(lǐng)域

本發(fā)明涉及工業(yè)控制技術(shù)領(lǐng)域，特別是涉及一種集成多現(xiàn)場(chǎng)總線(xiàn)主站系統(tǒng)及分布式控制系統(tǒng)。

背景技術(shù)

PROFIBUS-DP(Process Field Bus-Decentralized Periphery)現(xiàn)場(chǎng)總線(xiàn)用于設(shè)備級(jí)控制系統(tǒng)與分散的現(xiàn)場(chǎng)設(shè)備(例如：I/O接口、驅(qū)動(dòng)器、閥門(mén)、變送器等)通信，實(shí)現(xiàn)現(xiàn)場(chǎng)層的高速數(shù)據(jù)傳送，其主站周期地讀取從站的輸入信息并周期地向從站發(fā)送輸出信息。

PROFIBUS-DP現(xiàn)場(chǎng)總線(xiàn)上最多節(jié)點(diǎn)(主設(shè)備、從設(shè)備)數(shù)為126個(gè)(包括中繼器)，且可以分段，網(wǎng)段與網(wǎng)段間通過(guò)中繼器連接，每網(wǎng)段不超過(guò)32個(gè)從站節(jié)點(diǎn)(不包括中繼器)。

目前，PROFIBUS-DP主站實(shí)現(xiàn)技術(shù)一般基于微處理器，單個(gè)主站模塊實(shí)現(xiàn)一個(gè)DP主站。

在使用上會(huì)帶來(lái)如下限制：

1、單個(gè)主站模塊支持從站節(jié)點(diǎn)不超過(guò)126個(gè)。

2、單個(gè)主站模塊支持從站節(jié)點(diǎn)超過(guò)32個(gè)時(shí)需要中繼器。

單個(gè)主站模塊支持更多從站節(jié)點(diǎn)需要增加中繼器，但在工程應(yīng)用中有中繼器數(shù)量、總線(xiàn)長(zhǎng)度、通信延遲等諸多限制，多個(gè)主站模塊實(shí)現(xiàn)支持更多從站節(jié)點(diǎn)，增加模塊數(shù)量和成本，且多個(gè)主站模塊都要與主控通信，增加了系統(tǒng)的復(fù)雜性，因此迫切需要改進(jìn)。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種集成多現(xiàn)場(chǎng)總線(xiàn)主站系統(tǒng)及分布式控制系統(tǒng)，用于解決現(xiàn)有技術(shù)中的單個(gè)主站模塊支持更多從站節(jié)點(diǎn)需要增加中繼器，但在工程應(yīng)用中有中繼器數(shù)量、總線(xiàn)長(zhǎng)度、通信延遲等諸多限制，模塊數(shù)量和成本增加，系統(tǒng)的復(fù)雜性增加的問(wèn)題。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種集成多現(xiàn)場(chǎng)總線(xiàn)主站系統(tǒng)，所述集成多現(xiàn)場(chǎng)總線(xiàn)主站系統(tǒng)包括：

控制模塊，用于接收下行數(shù)據(jù)，并對(duì)所述下行數(shù)據(jù)進(jìn)行優(yōu)化處理，以得到優(yōu)化后的下行數(shù)據(jù)；并根據(jù)所述優(yōu)化后的下行數(shù)據(jù)中的配置數(shù)據(jù)，以對(duì)主站進(jìn)行配置；

多個(gè)處理器模塊，用于根據(jù)所述控制模塊輸出的優(yōu)化后的下行數(shù)據(jù)中的配置數(shù)據(jù)，以對(duì)從站進(jìn)行配置；以及

多個(gè)從站，其通過(guò)現(xiàn)場(chǎng)總線(xiàn)與所述處理器模塊之間通信連接；

其中，所述控制模塊將所述優(yōu)化后的下行數(shù)據(jù)中的周期輸出數(shù)據(jù)輸出至處理器模塊以及從站；所述控制模塊讀取來(lái)自所述處理器模塊的主站的上行數(shù)據(jù)；并對(duì)從站的上行數(shù)據(jù)、主站的上行數(shù)據(jù)進(jìn)行優(yōu)化處理，以得到優(yōu)化后的上行數(shù)據(jù)；

其中，所述處理器模塊收集從站的上行數(shù)據(jù)，以將所述從站的上行數(shù)據(jù)發(fā)送至所述控制模塊；且多個(gè)所述處理器模塊通過(guò)雙口隨機(jī)存取存儲(chǔ)器接口與所述控制模塊之間通信連接。

在本發(fā)明的一實(shí)施例中，所述下行數(shù)據(jù)包括配置數(shù)據(jù)、周期輸出數(shù)據(jù)；所述從站的上行數(shù)據(jù)包括從站周期采集數(shù)據(jù)、從站狀態(tài)信息；所述主站的上行數(shù)據(jù)包括主站狀態(tài)信息；

所述配置數(shù)據(jù)包括主站配置數(shù)據(jù)和從站配置數(shù)據(jù)。

在本發(fā)明的一實(shí)施例中，所述集成多現(xiàn)場(chǎng)總線(xiàn)主站系統(tǒng)還包括：