[發明專利]具有過沖及下沖電壓保護及ESD保護功能的驅動器電路

有效

• 申請號: 202010440957.3
• 申請日: 2020-05-22
• 公開（公告）號: CN111525533B
• 公開（公告）日: 2021-10-26
• 發明（設計）人: 汪堅雄;胡梟;張超
• 申請（專利權）人: 賽卓電子科技（上海）有限公司
• 主分類號: H02H9/04
• 分類號: H02H9/04
• 代理公司: 上海怡恩專利代理事務所(普通合伙) 31336
• 代理人: 潘青青

本發明公開了一種具有過沖及下沖電壓保護及ESD保護功能的驅動器電路，包括芯片的電源、地和驅動輸出管腳，第一PMOS管和第一NMOS管的柵驅動輸入，輸出驅動和ESD保護，第一PMOS管和第一NMOS管的柵驅動輸入用于控制輸出驅動中的第一PMOS管和第一NMOS管的工作狀態，輸出驅動用于檢測過沖電壓或者下沖電壓，進而輸出到ESD保護電路，再經由ESD保護電路卸放電流，從而達到過沖及下沖電壓保護功能和ESD保護功能，減弱了過沖電壓和下沖電壓帶來的影響。通過本驅動器電路，可以減弱過沖電壓和下沖電壓對器件的影響，同時具有ESD保護的作用，因此達到了保護電路器件的作用。

技術領域

本發明涉及模擬集成電路領域，具體是涉及具有過沖及下沖電壓保護及ESD保護功能的驅動器電路。

背景技術

隨著半導體技術的發展，混合集成電路以及SOC（System on Chip，系統級芯片）發展迅速，往往一個芯片中需要多個LDO供電，以滿足數字電路的低功耗，以及某些模擬電路與射頻電路對電源的高性能要求或低功耗要求。然而，傳統的LDO在上電過程中常常會有較大的電流流入輸出端，從而導致輸出電壓Vout有過沖過程，輸出電壓Vout過沖會對電路產生損害，如果輸出電壓Vout過沖過高時，連接的低壓器件則有被擊穿的危險；不僅降低產品的使用壽命，還有極大的安全隱患。

隨著器件特征尺寸持續縮減，金屬柵極與摻雜半導體的溝道區之間的柵極絕緣層厚度、金屬柵極側壁的間隔側墻的厚度、以及相鄰器件之間淺溝槽隔離的深度也相應的減小，如果輸入電壓的波動、諸如信號上升邊沿的過沖電壓、下降邊沿的下沖電壓超過一定的臨界值，將使得局部電場過大而擊穿絕緣介質層，造成本應該相互絕緣的導體或半導體之間短路。即便后續電壓恢復額定范圍，擊穿短路帶來的大電壓、大電流將改變半導體區域載流子的分布、絕緣區域存儲電荷的分布，器件也無法重新恢復正常工作狀態。因此這種過沖電壓和下沖電壓帶來的影響是破壞性的。

例如申請為201811324858 .8，圖1和圖2所示的一種防過沖保護電路，包括第一開關管、柵極驅動電路、輸入過沖檢測電路和柵極箝位電路，柵極驅動電路用于驅動第一開關管的導通或關斷，柵極箝位電路用于控制第一開關管的導通或關斷，當防過沖保護電路的輸入端接收到的輸入電源存在向上的跳變信號時，輸入過沖檢測電路檢測到跳變信號，并發出信號給柵極箝位電路，將第一開關管的柵極電位進行箝位，使輸出電源不跟隨輸入電源向上過沖，保護輸出端所連接器件的安全。通過本發明提供的防過沖保護電路，可以使第一開關管的源極受漏極電壓過沖影響減小，從而保護源極所連接器件的電壓處于安全范圍內，避免損壞輸出端所連接器件的風險；沒有解決如果輸入電壓的波動、諸如信號上升邊沿的過沖電壓、下降邊沿的下沖電壓超過一定的臨界值，將使得局部電場過大而擊穿絕緣介質層，造成本應該相互絕緣的導體或半導體之間短路。

發明內容

針對現有技術存在的不足，本發明實施例的目的在于提供具有過沖及下沖電壓保護及ESD保護功能的驅動器電路，以解決上述背景技術中的問題。

為實現上述目的，本發明提供如下技術方案：

具有過沖及下沖電壓保護及ESD保護功能的驅動器電路，包括

輸出驅動電路、ESD保護電路、柵驅動輸入PGATE1和柵驅動輸入NGATE1；所述輸出驅動電路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管；

所述第一PMOS管的柵極與柵驅動輸入PGATE1連接，所述第一PMOS管的漏極、第二PMOS管的源極耦合，與所述ESD保護電路的輸入端連接，用于卸放電流的輸入；

所述第二PMOS管的柵極、漏極與所述第二NMOS管的柵極、漏極耦合，用于輸出驅動電路的輸出OUT；

所述第二NMOS管的源極與第一NMOS管的漏極相連；第一NMOS管的柵極接柵驅動輸入NGATE1，所述第一NMOS管的源極、ESD保護電路的輸出端接地GND。