[發明專利]具有節省空間的引線和管芯焊盤設計的半導體封裝

在審

• 申請號: 202010439767.X
• 申請日: 2020-05-22
• 公開（公告）號: CN111987050A
• 公開（公告）日: 2020-11-24
• 發明（設計）人: 段珂顏;T·貝默爾;顏臺棋;A·卡西姆
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/495;H01L21/48
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉炳勝

本發明公開了一種半導體封裝，其包括：管芯焊盤，所述管芯焊盤具有管芯附接表面、與管芯附接表面相對的后表面、以及在管芯附接表面與后表面之間延伸的外部邊緣側，所述外部邊緣側具有階梯形輪廓，其中，管芯焊盤的上部區段橫向懸垂超過管芯焊盤的下部區段；半導體管芯，所述半導體管芯安裝在管芯附接表面上，并且具有處于半導體管芯的上表面上的第一電端子；和第一導電夾，所述第一導電夾直接電接觸第一電端子，并且環繞管芯焊盤的外部邊緣側，使得第一導電夾的區段至少部分地位處于這樣的區域內，所述區域直接處于管芯焊盤的上部區段下方，并且直接橫向鄰近下部區段。

技術領域

本發明的實施例總體上涉及半導體封裝，并且更具體地涉及用于半導體封裝的互連構造。

背景技術

半導體封裝被設計成提供半導體管芯與諸如印刷電路板(PCB)的外部裝置之間的連接兼容性，并且保護半導體管芯免受諸如極端溫度、濕度、灰塵顆粒等的潛在的破壞性環境條件的影響。存在各種不同的半導體封裝類型，以滿足不同的應用要求。一般而言，基于封裝引線和/或包封主體的構造來區分半導體封裝類型。不同的半導體封裝類型的示例包括所謂的通孔封裝(例如，雙列直插式封裝(DIP))、表面安裝封裝(例如，柱柵陣列(CGA)封裝)、扁平封裝(例如，超薄四方扁平無引線(VQFN)封裝)等。

半導體封裝中的一個普遍的設計目標是使封裝尺寸與芯片的比率最大化，所述比率是包封物主體的橫向覆蓋區與半導體管芯的橫向覆蓋區的比率。使該比率最大化可以提供重要的性能優勢。例如，在功率開關應用中，其中，半導體管芯被設計為阻擋非常大的電壓(例如200伏或更大)，期望半導體管芯盡可能的大以減小導通電阻(例如，R_DSON)。對于給定的封裝覆蓋區，更大的封裝尺寸與芯片的比率容納更大的半導體管芯。

各種設計考慮因素對可行的封裝尺寸與芯片的比率設置了上限。例如，包括管芯墊和多個引線的所謂的引線框架型封裝限制了可以將半導體管芯提供到模制化合物主體的邊緣的緊密程度。一般而言，難以實現大于0.5的封裝尺寸與芯片的比率。

發明內容

公開了一種半導體封裝。根據實施例，所述半導體封裝包括：管芯焊盤，所述管芯焊盤包括管芯附接表面、與管芯附接表面相對的后表面以及在管芯附接表面與后表面之間延伸的外部邊緣側，所述外部邊緣側具有階梯形輪廓，其中，管芯焊盤的上部區段橫向懸垂超過管芯焊盤的下部區段；半導體管芯，所述半導體管芯安裝在管芯附接表面上，并且包括在半導體管芯的背離管芯附接表面的上表面上的第一電端子；以及第一導電夾，所述第一導電夾直接電接觸第一電端子，并且環繞管芯焊盤的外部邊緣側，使得第一導電夾的區段至少部分地處于這樣的區域內，所述區域直接處于管芯焊盤的上部區段下方，并且直接橫向鄰近下部區段。

單獨地或組合地，半導體封裝包括包封半導體管芯的電絕緣的包封物，其中，包封物包括在半導體管芯之上延伸的頂表面、與頂表面相對的底表面，并且其中，第一導電夾的最下表面在包封物的底表面的平面處或上方。

單獨地或組合地，第一導電夾的最下表面是在第一導電夾中的成角度的彎曲部與第一導電夾的外部端部之間延伸的接觸表面，其中，接觸表面和管芯焊盤的后表面基本上彼此共面，并且其中，接觸表面和管芯焊盤的后表面從包封物暴露。

單獨地或組合地，包封物的底表面與接觸表面和管芯焊盤的后表面基本上共面。

單獨地或組合地，半導體管芯安裝在管芯焊盤上，使得半導體管芯橫向懸垂超過管芯焊盤的下部區段，并且其中，第一導電夾的外部端部直接設置在半導體管芯下方。

單獨地或組合地，半導體封裝包括中間層，中間層設置在半導體管芯的下表面與管芯附接表面之間，其中，中間層橫向懸垂超過管芯焊盤的下部區段，并且其中，第一導電夾的外部端部直接設置在中間層下方。