[發(fā)明專利]一種基于輔助脈沖的SiC MOSFET驅(qū)動(dòng)電路

有效

• 申請(qǐng)?zhí)枺?/td>: 202010433826.2
• 申請(qǐng)日: 2020-05-21
• 公開（公告）號(hào): CN111628633B
• 公開（公告）日: 2021-06-22
• 發(fā)明（設(shè)計(jì)）人: 姚文熙;陸雅婷;郭清;李武華
• 申請(qǐng)（專利權(quán)）人: 浙江大學(xué)
• 主分類號(hào): H02M1/08
• 分類號(hào): H02M1/08;H02M1/088;H02M1/44;H03K3/353
• 代理公司: 鎮(zhèn)江基德專利代理事務(wù)所(普通合伙) 32306
• 代理人: 張敏

1.一種基于輔助脈沖的SiC MOSFET驅(qū)動(dòng)電路，其特征在于：

所述驅(qū)動(dòng)電路包括主驅(qū)動(dòng)模塊、輔助邏輯電路模塊、小功率MOS管Q1和限流電阻R1，

所述主驅(qū)動(dòng)模塊的主驅(qū)動(dòng)電路包括正電壓VCC、負(fù)電源VEE和原始驅(qū)動(dòng)信號(hào)V_PWM，由主驅(qū)動(dòng)模塊將原始驅(qū)動(dòng)信號(hào)V_PWM轉(zhuǎn)化成具有功率的門極驅(qū)動(dòng)電壓V_G，并連接至SiC-MOS管Qm的G極；

所述原始驅(qū)動(dòng)信號(hào)V_PWM同時(shí)連接至所述輔助邏輯電路模塊，所述輔助邏輯電路模塊的輸出端依次連接所述小功率MOS管Q1和限流電阻R1，所述限流電阻R1的下游連接至所述SiC-MOS管Qm的G極，并對(duì)主驅(qū)動(dòng)模塊的門極提供總門極充放電電流，進(jìn)而控制驅(qū)動(dòng)過程的各階段時(shí)間；

所述輔助邏輯電路模塊的邏輯電路包括第一上升沿延遲電路、上升沿延遲第二電路、下降沿第一延遲電路、第二下降沿延遲電路、兩個(gè)異或邏輯電路XOR和一個(gè)或邏輯電路OR；

所述第一上升沿延遲電路、上升沿延遲第二電路、一個(gè)異或邏輯電路XOR和或邏輯電路OR依次電信連接，且所述第一上升沿延遲電路的輸出端也連接至一個(gè)所述異或邏輯電路XOR的輸入端；

所述下降沿第一延遲電路、下降沿延遲第二電路、另一個(gè)異或邏輯電路XOR和或邏輯電路OR依次電信連接，且所述下降沿第一延遲電路的輸出端也連接至另一個(gè)所述異或邏輯電路XOR的輸入端；

通過第一上升沿延遲電路、上升沿延遲第二電路和一個(gè)所述異或邏輯電路XOR產(chǎn)生第一矩形脈沖信號(hào)Va1，通過分流一部分充電電流，延長門極充電時(shí)間，從而減少SiC MOSFET的電流變化率和降低其電流過沖；

通過下降沿第一延遲電路、第二下降沿延遲電路和另一個(gè)所述異或邏輯電路XOR產(chǎn)生第二矩形脈沖信號(hào)Va2，通過增加一部分放電電流，從而減少門極放電時(shí)間，加快電流變化率，降低損耗。

2.根據(jù)權(quán)利要求1所述的SiC MOSFET驅(qū)動(dòng)電路，其特征在于：

所述小功率MOS管Q1的門極與所述輔助邏輯電路模塊的輸出端連接，所述小功率MOS管Q1的S極與負(fù)電源VEE連接，所述小功率MOS管Q1的D極與所述限流電阻R1的上游端連接。