[發(fā)明專利]芯片封裝結(jié)構(gòu)及制備方法

在審

• 申請?zhí)枺?/td>: 202010430656.2
• 申請日: 2020-05-20
• 公開（公告）號: CN111584449A
• 公開（公告）日: 2020-08-25
• 發(fā)明（設(shè)計(jì)）人: 劉歡;曹立強(qiáng);戴風(fēng)偉
• 申請（專利權(quán)）人: 上海先方半導(dǎo)體有限公司;華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司
• 主分類號: H01L23/482
• 分類號: H01L23/482;H01L23/485;H01L21/56;H01L21/54;H01L21/60
• 代理公司: 北京三聚陽光知識產(chǎn)權(quán)代理有限公司 11250
• 代理人: 張琳琳

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體涉及一種芯片封裝結(jié)構(gòu)及制備方法。其中，芯片封裝結(jié)構(gòu)包括：載片，具有容納空間；至少一個(gè)芯片組，設(shè)置在所述容納空間內(nèi)；其中，每個(gè)所述芯片組包括至少兩個(gè)堆疊設(shè)置且電連接的芯片；封裝層，填充所述容納空間，以對所述至少一個(gè)芯片組進(jìn)行封裝；其中，每個(gè)所述芯片組中至少一個(gè)芯片的表面與所述容納空間的端面平齊，且所述芯片的表面上具有第一導(dǎo)電連接點(diǎn)。本發(fā)明提供的芯片封裝結(jié)構(gòu)，將至少一個(gè)芯片組設(shè)置在載片的容納空間內(nèi)，節(jié)約封裝結(jié)構(gòu)的空間尺寸、提高集成度，并利用封裝層填充所述容納空間，將所述至少一個(gè)芯片組固定在所述容納空間內(nèi)，避免出現(xiàn)芯片偏移、翹曲較大的問題。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體涉及一種芯片封裝結(jié)構(gòu)及制備方法。

背景技術(shù)

現(xiàn)有的芯片封裝大體上可以分為堆疊封裝(Stacked package)或者堆疊芯片封裝(Stacked die package)，其中，所述的堆疊封裝是將單個(gè)封裝體堆疊，所述的堆疊芯片封裝是單芯片堆疊后再封裝。

堆疊封裝存在多個(gè)封裝體多次塑封的過程，封裝過程復(fù)雜，另外由于多次塑封的塑封層的膨脹系數(shù)的不一致性，導(dǎo)致堆疊封裝容易產(chǎn)生較大的翹曲問題；且多個(gè)封裝體堆積造成尺寸較大，導(dǎo)致系統(tǒng)集成度降低。堆疊芯片封裝其最終成品良率受單個(gè)芯片影響，若芯片在堆疊過程中發(fā)生偏移，最終會導(dǎo)致產(chǎn)品良率變低。

因此，現(xiàn)有的芯片封裝結(jié)構(gòu)集成度較低、尺寸較大，而且還面臨著芯片偏移、翹曲較大等問題，最終導(dǎo)致封裝成品良率較低，這些都制約著芯片封裝的發(fā)展。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明實(shí)施例提供了一種芯片封裝結(jié)構(gòu)及制備方法，以解決現(xiàn)有技術(shù)中，芯片封裝結(jié)構(gòu)集成度低、尺寸大、芯片偏移、翹曲較大的問題。

根據(jù)第一方面，本發(fā)明實(shí)施例提供了一種芯片封裝結(jié)構(gòu)，包括：載片，具有容納空間；至少一個(gè)芯片組，設(shè)置在所述容納空間內(nèi)；其中，每個(gè)所述芯片組包括至少兩個(gè)堆疊設(shè)置且電連接的芯片；封裝層，填充所述容納空間，以對所述至少一個(gè)芯片組進(jìn)行封裝；其中，每個(gè)所述芯片組中至少一個(gè)芯片的表面與所述容納空間的端面平齊，且所述芯片的表面上具有第一導(dǎo)電連接點(diǎn)。

本發(fā)明實(shí)施例提供的芯片封裝結(jié)構(gòu)，通過將至少一個(gè)芯片組設(shè)置在載片的容納空間內(nèi)，其中，每個(gè)所述芯片組中的芯片堆疊設(shè)置，有效節(jié)約所述封裝結(jié)構(gòu)的空間尺寸，提高集成度；利用封裝層填充所述載片的容納空間，將所述至少一個(gè)芯片組進(jìn)行封裝，可以避免傳統(tǒng)封裝結(jié)構(gòu)在封裝過程中容易出現(xiàn)芯片偏移的問題，相比傳統(tǒng)封裝結(jié)構(gòu)，封裝層的層數(shù)越少，翹曲越小。

可選地，所述芯片組內(nèi)的芯片之間為硅通孔互連結(jié)構(gòu)。

本發(fā)明實(shí)施例提供的芯片封裝結(jié)構(gòu)，芯片組內(nèi)的芯片之間通過硅通孔互連結(jié)構(gòu)進(jìn)行電連接，代替?zhèn)鹘y(tǒng)封裝結(jié)構(gòu)中的金屬引線，不僅增強(qiáng)了所述封裝結(jié)構(gòu)的電氣性能，還縮小了所述芯片封裝結(jié)構(gòu)中的芯片尺寸，提高了集成度。

可選地，所述容納空間為設(shè)置在所述載片上的通孔。

本發(fā)明實(shí)施例提供的芯片封裝結(jié)構(gòu)，將設(shè)置在載片上的通孔作為至少一個(gè)芯片組的容納空間，便于將所述至少一個(gè)芯片組放入，使得封裝工藝更加簡單。

可選地，每個(gè)所述芯片組內(nèi)第一個(gè)芯片的表面與所述容納空間的第一端面平齊，且所述第一個(gè)芯片的表面上具有所述第一導(dǎo)電連接點(diǎn)；最后一個(gè)芯片的表面與所述容納空間的第二端面平齊，且所述最后一個(gè)芯片的表面上具有第二導(dǎo)電連接點(diǎn)。

本發(fā)明實(shí)施例提供的芯片封裝結(jié)構(gòu)，每個(gè)芯片組內(nèi)第一芯片的表面以及最后一個(gè)芯片的表面分別與容納空間的第一端面和第二端面平齊，在所述容納空間能夠集成所述至少一個(gè)芯片組的情況下，節(jié)約所述封裝層的材料用量，保證所述封裝結(jié)構(gòu)第一端面和第二端面的平整度，為后續(xù)的工藝結(jié)構(gòu)提供基礎(chǔ)。

可選地，所述容納空間的第一端面和/或所述第二端面上設(shè)置有電連接結(jié)構(gòu)，所述電連接結(jié)構(gòu)分別與對應(yīng)的所述第一導(dǎo)電連接點(diǎn)和/或所述第二導(dǎo)電連接點(diǎn)連接。