[發(fā)明專利]一種二維材料超晶格器件及制作方法

在審

• 申請?zhí)枺?/td>: 202010422651.5
• 申請日: 2020-05-19
• 公開（公告）號: CN111653613A
• 公開（公告）日: 2020-09-11
• 發(fā)明（設(shè)計）人: 盧年端;姜文峰;李泠;耿玓;王嘉瑋;李蒙蒙;劉明
• 申請（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號: H01L29/15
• 分類號: H01L29/15;H01L29/267;H01L21/334
• 代理公司: 北京華沛德權(quán)律師事務(wù)所 11302
• 代理人: 房德權(quán)

本發(fā)明涉及半導(dǎo)體器件技術(shù)領(lǐng)域，尤其涉及一種二維材料超晶格器件及制作方法，該方法包括：形成絕緣層襯底；在所述絕緣層襯底上開設(shè)陣列槽；形成二維材料異質(zhì)結(jié)，所述二維材料異質(zhì)結(jié)包括由下至上的第一二維材料層、第二二維材料層以及第三二維材料層；將所述二維材料異質(zhì)結(jié)轉(zhuǎn)移至所述絕緣層襯底的所述陣列槽上，陣列槽產(chǎn)生的電勢能夠影響二維材料異質(zhì)結(jié)的能帶特性，而且，將器件的陣列槽與二維材料異質(zhì)結(jié)的制作分開進(jìn)行，避免在襯底上直接制作二維材料異質(zhì)結(jié)產(chǎn)生的雜質(zhì)，進(jìn)而保障電子遷移率，提高器件性能。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件技術(shù)領(lǐng)域，尤其涉及一種二維材料超晶格器件及制作方法。

背景技術(shù)

現(xiàn)有的超晶格器件在制作過程中，在形成異質(zhì)結(jié)時，容易產(chǎn)生雜質(zhì)，雜質(zhì)的存在會影響遷移率，進(jìn)而影響器件性能。

因此，如何提高超晶格器件的遷移率是目前亟待解決的技術(shù)問題。

發(fā)明內(nèi)容

鑒于上述問題，提出了本發(fā)明以便提供一種克服上述問題或者至少部分地解決上述問題的二維材料超晶格器件及制作方法。

一方面，本發(fā)明提供了一種二維材料超晶格器件的制作方法，包括：

形成絕緣層襯底；

在所述絕緣層襯底上開設(shè)陣列槽；

形成二維材料異質(zhì)結(jié)，所述二維材料異質(zhì)結(jié)包括由下至上的第一二維材料層、第二二維材料層以及第三二維材料層；

將所述二維材料異質(zhì)結(jié)轉(zhuǎn)移至所述絕緣層襯底的所述陣列槽上。

進(jìn)一步地，所述形成絕緣層襯底，包括：

提供Si襯底；

在所述Si襯底上形成SiO₂絕緣層。

進(jìn)一步地，所述陣列槽所在的區(qū)域面積大于或等于所述二維材料異質(zhì)結(jié)底面的面積。

進(jìn)一步地，在將所述二維材料異質(zhì)結(jié)轉(zhuǎn)移至所述絕緣層襯底的所述陣列槽上之后，還包括：

對所述二維材料異質(zhì)結(jié)的邊緣區(qū)域進(jìn)行刻蝕，露出所述二維材料異質(zhì)結(jié)的所述第二二維材料層的邊緣；

在所述第二二維材料層的相對兩側(cè)邊緣分別形成源電極和漏電極；

在所述二維材料異質(zhì)結(jié)的頂面形成柵電極。

另一方面，本發(fā)明還提供了一種二維材料超晶格器件，包括：

絕緣層襯底，所述絕緣層襯底上開設(shè)有陣列槽；

二維材料異質(zhì)結(jié)，所述二維材料異質(zhì)結(jié)位于所述陣列槽上，所述二維材料異質(zhì)結(jié)包括由下至上的第一二維材料層、第二二維材料層、第三二維材料層。

進(jìn)一步地，還包括：

源電極和漏電極，分別位于所述二維材料異質(zhì)結(jié)的兩側(cè)；

柵電極，位于所述二維材料異質(zhì)結(jié)頂面。

進(jìn)一步地，所述絕緣層襯底包括：

Si襯底；

位于所述Si襯底上的SiO₂絕緣層。

進(jìn)一步地，所述陣列槽所在的區(qū)域面積大于或等于所述二維材料異質(zhì)結(jié)底面的面積。

進(jìn)一步地，所述SiO₂絕緣層的厚度為100nm～500nm，所述陣列槽位于SiO₂絕緣層上，所述陣列槽中每個槽的深度為30nm～80nm。

進(jìn)一步地，所述第一二維材料層和所述第三二維材料層的材料相同，且均為氮化硼層；