[發(fā)明專利]一種隧穿晶體管的漏端負交疊區(qū)自對準制備方法

在審

• 申請?zhí)枺?/td>: 202010401204.1
• 申請日: 2020-05-13
• 公開（公告）號: CN111564498A
• 公開（公告）日: 2020-08-21
• 發(fā)明（設計）人: 黃芊芊;李一慶;楊勐譞;王志軒;葉樂;蔡一茂;黃如
• 申請（專利權）人: 北京大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/417;H01L21/336;H01L29/06
• 代理公司: 北京萬象新悅知識產(chǎn)權代理有限公司 11360
• 代理人: 賈曉玲

1.一種隧穿晶體管的漏端負交疊區(qū)自對準制備方法，其特征是，包括以下步驟：

(1)襯底準備，有源區(qū)的隔離，阱摻雜與襯底預注入；

(2)生長柵介質(zhì)材料，繼而生長柵材料；

(3)通過光刻與刻蝕，形成柵圖形；

(4)在柵圖形邊緣生長薄側(cè)墻；

(5)在柵圖形邊緣繼續(xù)生長厚側(cè)墻；

(6)去除靠近源端的柵厚側(cè)墻，保留源端柵薄側(cè)墻；

(7)以光刻膠與漏端柵厚側(cè)墻為掩模，離子注入形成器件的漏；

(8)以光刻膠與源端柵薄側(cè)墻為掩模，離子注入另一種摻雜類型的雜質(zhì)，形成器件的源；

(9)高溫退火激活雜質(zhì)，然后進入同CMOS一致的后道工序，包括淀積鈍化層、開接觸孔以及金屬化，即可制得具有漏端負交疊區(qū)自對準結(jié)構(gòu)的隧穿場效應晶體管。

2.如權利要求1所述的隧穿晶體管的漏端負交疊區(qū)自對準制備方法，其特征是，所述步驟(1)中的半導體襯底材料選自Si、Ge、SiGe、GaAs或其他II-VI，III-V和IV-IV族的二元或三元化合物半導體、絕緣體上的硅或絕緣體上的鍺。

3.如權利要求1所述的隧穿晶體管的漏端負交疊區(qū)自對準制備方法，其特征是，所述步驟(2)中的柵介質(zhì)層材料選自SiO₂、Si₃N₄和高K柵介質(zhì)材料。

4.如權利要求1所述的隧穿晶體管的漏端負交疊區(qū)自對準制備方法，其特征是，所述步驟(2)中的生長柵介質(zhì)層的方法選自下列方法之一：常規(guī)熱氧化、摻氮熱氧化、化學氣相淀積和物理氣相淀積。

5.如權利要求1所述的隧穿晶體管的漏端負交疊區(qū)自對準制備方法，其特征是，所述步驟(2)中的柵材料選自摻雜多晶硅、金屬鈷，鎳以及其他金屬或金屬硅化物。

6.如權利要求1所述的隧穿晶體管的漏端負交疊區(qū)自對準制備方法，其特征是，所述步驟(4)的薄側(cè)墻與步驟(5)中的厚側(cè)墻采用相同或不同的側(cè)墻材料。

7.如權利要求6所述的隧穿晶體管的漏端負交疊區(qū)自對準制備方法，其特征是，所述側(cè)墻材料選自氧化硅、氮化硅、碳化硅中的一種或多種疊層組合。

8.如權利要求1所述的隧穿晶體管的漏端負交疊區(qū)自對準制備方法，其特征是，所述步驟(4)中的薄側(cè)墻厚度為5-10nm。

9.如權利要求1所述的制備方法，其特征是，所述步驟(5)中的厚側(cè)墻厚度為40-60nm 。

10.如權利要求1所述的隧穿晶體管的漏端負交疊區(qū)自對準制備方法，其特征是，所述步驟(6)中的厚側(cè)墻與薄側(cè)墻間沒有刻蝕終止層，首先去除側(cè)墻后再次生長薄側(cè)墻。