[發明專利]基于異層JTL布局布線的超導集成電路設計方法

在審

• 申請號: 202010396987.9
• 申請日: 2020-05-12
• 公開（公告）號: CN111682022A
• 公開（公告）日: 2020-09-18
• 發明（設計）人: 任潔;楊若婷;高小平;王鎮
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/18
• 代理公司: 上海泰能知識產權代理事務所 31233
• 代理人: 錢文斌;黃志達

1.一種基于異層JTL布局布線的超導集成電路設計方法，其特征在于，包括以下步驟：

(1)對單元庫的單元數據接口進行割分偏置圈的處理，并留出通孔的位置；

(2)按照電路邏輯原理圖對邏輯單元層上的單元進行布局擺設；

(3)采用邏輯單元層的JTL和分路單元進行每個單元的時鐘線連接；

(4)使用位于與所述邏輯單元層不在同一層的橫向JTL布線層和縱向JTL布線層的JTL對每個單元進行數據連接，其中，所述橫向JTL布線層的JTL作為單元之間數據橫向的布線單元，所述縱向JTL布線層的JTL作為單元之間數據縱向的布線單元，上層的JTL與下層的單元數據接口的位置通過調用通孔實現連接。

2.根據權利要求1所述的基于異層JTL布局布線的超導集成電路設計方法，其特征在于，所述步驟(1)中留出的通孔寬度小于或等于所述偏置線圈的寬度。

3.根據權利要求1所述的基于異層JTL布局布線的超導集成電路設計方法，其特征在于，所述步驟(2)在邏輯電路單元進行布局擺設時遵循格點原則。

4.根據權利要求1所述的基于異層JTL布局布線的超導集成電路設計方法，其特征在于，所述邏輯單元層包括從上而下設置的接地層、上配線層和底電極配線層，所述底電極配線層上連接有電阻，所述上配線層上連接有標準的約瑟夫森三層膜結，其中，所述底電極配線層作為信號走線，所述上配線層作為偏置走線。

5.根據權利要求1所述的基于異層JTL布局布線的超導集成電路設計方法，其特征在于，所述步驟(4)中的橫向JTL布線層與所述縱向JTL布線層為異層結構。

6.根據權利要求1所述的基于異層JTL布局布線的超導集成電路設計方法，其特征在于，所述橫向JTL布線層包括從上而下設置的接地層、上配線層和底電極配線層，所述上配線層上連接有自分路約瑟夫森結，其中，所述底電極配線層作為信號走線，所述上配線層作為偏置走線。

7.根據權利要求1所述的基于異層JTL布局布線的超導集成電路設計方法，其特征在于，所述縱向JTL布線層包括從上而下設置的接地層、上配線層和底電極配線層，所述上配線層上連接有自分路約瑟夫森結，其中，所述底電極配線層作為信號走線，所述上配線層作為偏置走線。