[發明專利]一種印刷電路板

有效

• 申請號: 202010340751.3
• 申請日: 2020-04-26
• 公開（公告）號: CN111465214B
• 公開（公告）日: 2021-08-24
• 發明（設計）人: 李聰
• 申請（專利權）人: 杭州迪普科技股份有限公司
• 主分類號: H05K3/34
• 分類號: H05K3/34
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 張雪芳

本申請提供一種印刷電路板，包括信號處理芯片和高速外圍器件互聯總線PCIE連接器；信號處理芯片與PCIE連接器通過至少一組差分信號連接線連接；每組差分信號連接線包括用于發送信號的第一對差分信號連接線和用于接收信號的第二對差分信號連接線；第一對差分信號連接線沿信號流向方向依次設置有第一焊盤和第二焊盤，第一焊盤和第二焊盤組成的第一焊位上焊接有耦合電容；印刷電路板上還設置有第三焊盤，用于和第一焊盤組成一個走向與第一焊位走向不同的電容焊位，以在調試PCIE通道時，在電容焊位上焊接目標電容，以使來自信號處理芯片的信號經目標電容到達對端設備。這樣，可避免直接在印刷電路板上飛線，有利于調試過程。

技術領域

本申請涉及電路領域，尤其涉及一種印刷電路板。

背景技術

目前，主板和網卡之間的高速外圍器件互聯總線(Peripheral ComponentInterconnect Express，簡稱PCIE)通道都是直連的。在調試PCIE通道時，如果 PCIE LINK出現異常(不穩定或連接不上)，此時，調試人員會換線序進行調試，例如，先調試一對PCIEX1通道。此時，在換線序進行調試時，需要直接在電路板上飛線，容易出現焊接問題，對調試非常不利。

發明內容

有鑒于此，本申請提供一種印刷電路板，以解決現有印刷電路板在進行換線序調試時，需要直接在電路板上飛線、不利于調試的問題。

本申請提供一種印刷電路板，所述印刷電路板包括信號處理芯片和高速外圍器件互聯總線PCIE連接器；其中；

所述信號處理芯片與所述PCIE連接器通過至少一組差分信號連接線連接；其中，每組差分信號連接線包括用于發送信號的第一對差分信號連接線和用于接收信號的第二對差分信號連接線；

所述第一對差分信號連接線沿信號流向方向依次設置有第一焊盤和第二焊盤，所述第一焊盤和所述第二焊盤組成的第一焊位上焊接有耦合電容；

所述印刷電路板上還設置有第三焊盤，用于和所述第一焊盤組成一個走向與所述第一焊位走向不同的電容焊位，以在調試PCIE通道時，在所述電容焊位上焊接目標電容，以使來自所述信號處理芯片的信號經所述目標電容到達對端設備。

進一步地，所述印刷電路板還包括第四焊盤和設置在所述第二對差分信號連接線上的第五焊盤；其中，所述第四焊盤和所述第五焊盤組成一個走向與所述第二隊差分信號連接線走向不同的電阻焊位，以在調試PCIE通道時，在所述電阻焊位上焊接目標電阻，以使來自對端設備的信號經所述目標電阻到達所述信號處理芯片。

進一步地，所述第三焊盤距所述第一焊盤的距離等于所述第一焊盤距所述第二焊盤的距離，以使所述目標電容的封裝尺寸等于所述耦合電容的封裝尺寸。

進一步地，所述電容焊位的走向與所述第一焊位的走向垂直。

進一步地，所述第五焊盤為圓形焊盤，所述第五焊盤的直徑與所述第二對差分信號連接線的直徑的差值小于或等于預設閾值。

進一步地，所述電阻焊位的走向與所述第二對差分信號連接線的走向垂直。

進一步地，所述第五焊盤距所述PCIE連接器的距離小于預設閾值。

進一步地，所述印刷電路板為主板，所述信號處理芯片為系統處理器SOC 芯片。

進一步地，所述印刷電路板為網卡，所述信號處理芯片為以太網PHY芯片。

進一步地，所述耦合電容為0402型貼片電容或0201型貼片電容。

本申請提供的印刷電路板，通過上述設置，可避免直接在電路板上飛線導致的焊接問題(虛焊或短路))，并且，由于不需要直接在電路板上飛線，也不對電路板造成大的損壞，此外，不需要直接在電路板上飛線，還可以節約調試時間。

附圖說明