[發明專利]增強型本地布線和時鐘改進的可配置邏輯塊內部布線架構

在審

• 申請號: 202010340314.1
• 申請日: 2020-04-26
• 公開（公告）號: CN112241616A
• 公開（公告）日: 2021-01-19
• 發明（設計）人: E·F·德林杰;J·T·揚;B·C·蓋德;C·拉維珊卡;D·穆爾;S·P·揚
• 申請（專利權）人: 賽靈思公司
• 主分類號: G06F30/347
• 分類號: G06F30/347;G06F30/392;G06F117/04
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 郭星

1.一種系統，包括：

彼此相鄰放置的一對可配置邏輯塊(CLB)，每個CLB包括多個可配置邏輯元件；

第一組互連節點(inode)和第二組inode，被配置為接受去往和/或來自所述一對CLB的輸入信號和/或輸出信號，其中所述第一組inode位于一對相鄰的所述CLB左側并且所述第二組inode位于一對相鄰的所述CLB右側；以及

嵌入在一對相鄰的所述CLB之間的中間的多個反彈節點(bnode)，其中所述多個bnode中的每個bnode被配置為

在所述bnode與一對相鄰的所述CLB左側的所述第一組inode中的一個inode之間建立第一布線連接，以及

在所述bnode與一對相鄰的所述CLB右側的所述第二組inode中的一個inode之間建立第二布線連接，其中所述第一布線連接和所述第二布線連接均位于一對相鄰的所述CLB中。

2.根據權利要求1所述的系統，其中所述多個bnode中的每個bnode以及所述第一組inode和所述第二組inode中的每個inode包括一個或多個多路復用器。

3.根據權利要求2所述的系統，其中所述多個bnode中的至少一組bnode共享所述至少一組bnode的一個或多個多路復用器的多個輸入。

4.根據權利要求1所述的系統，其中所述多個bnode由所述CLB的本地輸出、水平布線資源、旁路引腳和inode中的一項或多項驅動。

5.根據權利要求1所述的系統，其中所述多個bnode被配置為：

將來自多組inode中的所述第一組inode中的一個inode的輸入布線到所述多個bnode中的一個bnode，以及

將來自所述多個bnode中的所述一個bnode的輸入布線為到達所述輸入意圖到達的所述多組inode中的所述第二組inode中的所有inode，而不需要所述第一組inode中的inode與所述第二組inode中的inode之間的任何直接點對點連接。

6.根據權利要求1所述的系統，還包括：

在所述CLB左側的所述第一組inode中的一個inode與所述CLB左側的所述第一組inode中的另一inode或所述CLB右側的所述第二組inode中的另一inode之間的一個或多個專用點對點連接，而沒有利用相鄰的所述CLB的中間的所述多個bnode在相鄰的所述CLB的兩側的一個inode與另一inode之間進行快速連接。

7.根據權利要求1所述的系統，其中所述多個bnode被布置成多個組，其中每個組包括四個bnode，其中每個組中的兩個bnode被配置為連接到相鄰的所述CLB左側的所述第一組inode，并且所述組中的兩個bnode被配置為連接到相鄰的所述CLB右側的所述第二組inode。

8.根據權利要求1所述的系統，其中所述多個bnode被配置為分別用作在相鄰的所述CLB的不同側的所述第一組inode和所述第二組inode的輸入和/或輸出之間的交叉開關。

9.根據權利要求8所述的系統，其中所述多個bnode被配置為：

將來自相鄰的所述CLB左側的所述第一組inode中的一個inode的信號布線為去往所述CLB的中間的所述多個bnode中的一個bnode，以及

將來自所述CLB的中間的一個bnode的信號布線到所述CLB左側的所述第一組inode或所述CLB右側的所述第二組inode中的一個或多個inode。