[發明專利]集成電路版本控制單元及控制電路以及修改方法

在審

• 申請號: 202010250454.X
• 申請日: 2020-04-01
• 公開（公告）號: CN111463170A
• 公開（公告）日: 2020-07-28
• 發明（設計）人: 吳俊;施子韜;李冉;田縫;馬占林;韓洪征;宋永華
• 申請（專利權）人: 博流智能科技（南京）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海金盛協力知識產權代理有限公司 31242
• 代理人: 王松

本發明揭示了一種集成電路版本控制單元及控制電路以及修改方法，所述版本控制單元包括金屬及過孔串聯分支、金屬并聯分支及過孔并聯分支；金屬及過孔串聯分支、金屬并聯分支及過孔并聯分支并聯；金屬及過孔串聯分支包括依次串聯的若干金屬層及若干過孔，各金屬層及過孔間隔連接；每層金屬層及過孔均預留切斷的位置；金屬并聯分支包括若干并聯的金屬分支，各金屬分支分別設有缺口；過孔并聯分支包括若干并聯的過孔分支；每層過孔分支包括兩個相連的金屬層，兩個相連的金屬層有重疊區域；重疊區域預留放置過孔的位置。本發明提出的集成電路版本控制單元及控制電路以及修改方法，可提高集成電路版本控制信息修改的便捷性，提高工作效率。

技術領域

本發明屬于集成電路技術領域，涉及一種集成電路工程修改方法，尤其涉及一種集成電路版本控制單元及控制電路以及修改方法。

背景技術

目前集成電路設計生命周期主要包括設計、制造、封裝測試。其中設計和制造的分界點以設計公司向集成電路代工廠提供版圖數據為區分。通常代工廠獲得設計公司數據確認后即開始根據版圖數據制作掩模版并制作集成電路。

在集成電路設計流程中,工程修改(Engineering Change Order,ECO)指通過人工的方法修改設計工具綜合產生的網表并重新進行后端布局布線、時序驗證、物理驗證并產生最終提供給代工廠的制造數據。實施工程修改可以通過較小的代價、較短的迭代周期來修正小范圍的芯片設計錯誤。工程修改通常可以在兩個階段實施：

(1)芯片設計階段。在該階段實施工程修改可以節約完整的設計綜合、布局布線、寄生提取、時序驗證的設計迭代(依據設計規模從幾天到數月不等)。該階段的工程修改自由度較大，可以修改所有的版圖資源。

(2)芯片制造完成后。該階段的工程修改可以節約掩膜版制造成本。掩膜版精度極高，代價不菲，一套完整的芯片制造數據通常需要數十層掩膜版(最新的7nm工藝一套掩膜版數量高達百層)。如果可以通過只修改數層版圖(通常是金屬及過孔，統稱走線資源)達到修改設計的目的，則可以大大降低成本。僅依靠金屬層掩膜版修改完成的工程修改需要在設計之初預留好備用的器件，這樣在工程修改時可以通過修改金屬層把備用器件融入到主電路中。

研發人員通常希望可以通過一定的方式來獲取不同工程更改芯片的版本信息來進行物料管理及軟件配置優化。這些版本信息可以通過以下幾種方式標志，但是都不可避免存在一些問題。

(1)封裝版本。在封裝階段可以在芯片表面為不同版本工程修改的芯片印制對應文字信息。但是對于未封裝的裸片無法實施有效的版本控制；另外，某些特殊需求的產品在組裝時出于防水、防塵、抗老化等考慮會對電路板進行灌膠，灌膠后無法通過封裝判斷芯片版本；此外，不同工程修改后的芯片在配置時可能存在細微差異，封裝上標志的信息無法被軟件讀取，故無法針對不同工程修改版本的芯片進行差異化配置。

(2)eFulse或EPROM/Flash燒錄版本信息。在芯片測試階段可以在自動化測試過程中對芯片內部eFuse或EPROM/Flash中特定位置燒錄對應的工程修改版本信息，后續可以通過讀取特定位置的內容來判斷對應的工程修改版本信息。然而無論是eFuse還是Flash值只能在自動化測試時燒錄，對于未經燒錄的芯片無法判斷其版本。并且eFuse需要增加單獨IP模塊，EPROM/Flash則需要特殊工藝或者在封裝時將所需芯片裸片及Flash裸片合封在同一封裝內，普適性較差。

(3)在工程修改時在進行原定工程修改之外額外修改電路中預留版本標志位的網表信息，然后依靠EDA工具進行布局布線來生成所需設計文件。如前所述，工具進行工程修改的布局布線依賴于事先預留的備用器件。備用器件通常分散于芯片各處，可能離所需修改的位置較遠，需要修改較多的走線資源。此外，修改版本標志的走線資源和修改原定工程修改的走線資源不一定完全一致。極有可能為了修改版本標志而消耗額外的走線資源，提高工程修改的成本。