[發明專利]基于FPGA的真隨機數發生器構建系統及方法

有效

• 申請號: 202010219354.0
• 申請日: 2020-03-25
• 公開（公告）號: CN111538475B
• 公開（公告）日: 2023-06-23
• 發明（設計）人: 蔣劍飛;陳楊兵;王琴;賀光輝;景乃鋒;繩偉光
• 申請（專利權）人: 上海交通大學
• 主分類號: G06F7/58
• 分類號: G06F7/58
• 代理公司: 上海漢聲知識產權代理有限公司 31236
• 代理人: 胡晶

本發明提供了一種基于FPGA的真隨機數發生器構建系統及方法，包括：控制單元、熵源產生模塊、熵提取器、熵源解碼器、后處理模塊以及隨機數發生器；所述控制單元與熵源產生模塊、熵提取器、熵源解碼器、后處理模塊分別相連；所述控制單元能夠進行隨機數發生器的初始化設置；所述隨機數發生器需要外部提供一個時鐘單元，其輸出作為隨機數發生器的工作時鐘；所述隨機數發生器的熵源來自熵源產生模塊；所述熵源產生模塊中的一個相互耦合的自定時振蕩環產生的時鐘抖動信號作為隨機數發生器的熵源。本發明比傳統的反相器振蕩環或者沒有耦合的自定時振蕩環更穩定，魯棒性更好，這樣的真隨機數發生器在電壓或環境變化時可以相對穩定的工作。

技術領域

本發明涉及電子電路領域，具體地，涉及一種基于FPGA的真隨機數發生器構建系統及方法。

背景技術

隨機數被用來產生安全系統需要的安全密鑰、操作系統協議、移動設備ID和數字簽名驗證等。隨機數發生器在模擬仿真、數據加密、系統安全和統計分析等方面的應用十分廣泛，這些系統對隨機數的質量和產生速度的有一定的要求。隨機數分為偽隨機數和真隨機數，其中真隨機數的質量高，包含真隨機數發生器的系統安全性也更高。由于現場可編程門陣列(FPGA)在當前的電子系統中應用非常普遍，基于FPGA的真隨機數發生電路具有重要的應用前景。FPGA中的真隨機數發生電路包括：熵源，采樣量化和后處理三部分組成。FPGA中的熵源主要來源于振蕩器的抖動，亞穩態電路等，當前基于以上熵源的發生電路主要問題是數據產生率低，對工作環境、電壓和工藝變化敏感，可靠性不高。

專利文獻CN103502931B公開了一種用于提供隨機數和/或隨機數組合和/或隨機數矩陣的隨機數生成器。根據本發明，該隨機數生成器包括：一個用于監控技能/需要技能的體育設施的至少一個游戲的監控裝置，至少一個參與者可以在該體育設施上進行一局提供至少一個游戲結果的技能/需要技能的體育游戲，其中，該監控裝置包括用于確定游該戲結果的游戲結果確定裝置；以及一個確定設備，用于從一個或多個確定的游戲結果上確定隨機數和/或隨機數組合和/或隨機數矩陣。該專利在安全性、數據產生率上仍然有待提升的空間。

發明內容

針對現有技術中的缺陷，本發明的目的是提供一種基于FPGA的真隨機數發生器構建系統及方法。

根據本發明提供的一種基于FPGA的真隨機數發生器構建系統，包括：控制單元、熵源產生模塊、熵提取器、熵源解碼器、后處理模塊以及隨機數發生器；所述控制單元與熵源產生模塊、熵提取器、熵源解碼器、后處理模塊分別相連；所述控制單元能夠進行隨機數發生器的初始化設置，初始化結束后控制隨機數發生器進入正常工作模式；所述隨機數發生器需要外部提供一個時鐘單元，其輸出作為隨機數發生器的工作時鐘；所述隨機數發生器的熵源來自熵源產生模塊；所述熵源產生模塊中的一個相互耦合的自定時振蕩環產生的時鐘抖動信號作為隨機數發生器的熵源。

優選地，所述相互耦合的自定時振蕩環由m個n級自定時振蕩環耦合而成，產生不同性能的振蕩環和時鐘信號；其中，m和n皆為可調整數目；n為大于等于3的正整數，m為大于等于2的正整數。

優選地，所述n級自定時振蕩環換由n個多輸入的密勒單元Muller?C_element構成；所述密勒單元由FPGA中的LUT實現。

優選地，所述m個n級耦合自定時振蕩環的每一個密勒單元固定位一個LUT。

優選地，所述多輸入的密勒單元Muller?C_element包括：多組相同功能的輸入。其中，至少一組相同功能的輸入用于產生振蕩信號，至少一組相同功能的輸入用于與其他n級自定時振蕩環耦合。

優選地，所述m個n級耦合自定時振蕩環采用均勻間隔傳播模式。

優選地，所述m個n級耦合自定時振蕩環的每一級輸出的時鐘信號分別連接熵提取器。