[發(fā)明專利]功率器件套刻偏差電性測(cè)量結(jié)構(gòu)及方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010191526.8
• 申請(qǐng)日: 2020-03-18
• 公開（公告）號(hào): CN113496904A
• 公開（公告）日: 2021-10-12
• 發(fā)明（設(shè)計(jì)）人: 楊龍康;王歡;季明華;徐懷花;張汝京
• 申請(qǐng)（專利權(quán)）人: 芯恩（青島）集成電路有限公司
• 主分類號(hào): H01L21/66
• 分類號(hào): H01L21/66;H01L23/544;G01B7/00;G03F9/00
• 代理公司: 上海光華專利事務(wù)所(普通合伙) 31219
• 代理人: 余明偉

1.一種功率器件套刻偏差電性測(cè)量結(jié)構(gòu)，其特征在于，包括：

具有第一導(dǎo)電類型的襯底；

形成于所述襯底中的第一溝槽柵和第二溝槽柵，所述第一溝槽柵和所述第二溝槽柵相互平行；

具有第二導(dǎo)電類型的阱區(qū)，其形成于所述襯底位于所述第一溝槽柵和所述第二溝槽柵之間的表面區(qū)域；

具有第一導(dǎo)電類型的源區(qū)，其形成于所述阱區(qū)的表面區(qū)域；

形成于所述襯底上的接觸結(jié)構(gòu)，其連接所述源區(qū)；

所述接觸結(jié)構(gòu)在所述襯底表面的投影位于所述第一溝槽柵和所述第二溝槽柵在所述襯底表面的投影之間；所述接觸結(jié)構(gòu)與所述第一溝槽柵在所述襯底表面的投影具有第一間距；所述接觸結(jié)構(gòu)與所述第二溝槽柵在所述襯底表面的投影具有不同于所述第一間距的第二間距。

2.根據(jù)權(quán)利要求1所述的功率器件套刻偏差電性測(cè)量結(jié)構(gòu)，其特征在于，所述接觸結(jié)構(gòu)為溝槽型接觸結(jié)構(gòu)，所述溝槽型接觸結(jié)構(gòu)的延伸方向與所述第一溝槽柵和所述第二溝槽柵的延伸方向相同。

3.根據(jù)權(quán)利要求2所述的功率器件套刻偏差電性測(cè)量結(jié)構(gòu)，其特征在于，所述第一溝槽柵、所述第二溝槽柵和所述接觸結(jié)構(gòu)為多個(gè)。

4.根據(jù)權(quán)利要求3所述的功率器件套刻偏差電性測(cè)量結(jié)構(gòu)，其特征在于，多個(gè)所述第一溝槽柵、所述第二溝槽柵和所述接觸結(jié)構(gòu)具有相同的延伸方向；多個(gè)所述第一溝槽柵與多個(gè)所述第二溝槽柵交替間隔排列；所述接觸結(jié)構(gòu)在所述襯底表面的投影位于相鄰的所述第一溝槽柵和所述第二溝槽柵在所述襯底表面的投影之間。

5.根據(jù)權(quán)利要求4所述的功率器件套刻偏差電性測(cè)量結(jié)構(gòu)，其特征在于，多個(gè)所述第一溝槽柵在其相同延伸方向的一側(cè)連接于第一溝槽連接結(jié)構(gòu)；多個(gè)所述第二溝槽柵在遠(yuǎn)離所述第一溝槽連接結(jié)構(gòu)的延伸方向的一側(cè)連接于第二溝槽連接結(jié)構(gòu)。

6.根據(jù)權(quán)利要求1所述的功率器件套刻偏差電性測(cè)量結(jié)構(gòu)，其特征在于，還包括：

電性連接所述第一溝槽柵的第一測(cè)試電極；

電性連接所述第二溝槽柵的第二測(cè)試電極；

電性連接所述接觸結(jié)構(gòu)的第三測(cè)試電極；

電性連接所述襯底的第四測(cè)試電極。

7.根據(jù)權(quán)利要求1所述的功率器件套刻偏差電性測(cè)量結(jié)構(gòu)，其特征在于，還包括形成于所述襯底上的層間介質(zhì)層；所述接觸結(jié)構(gòu)形成于所述層間介質(zhì)層中。

8.根據(jù)權(quán)利要求1所述的功率器件套刻偏差電性測(cè)量結(jié)構(gòu)，其特征在于，所述功率器件套刻偏差電性測(cè)量結(jié)構(gòu)為多個(gè)，且多個(gè)所述功率器件套刻偏差電性測(cè)量結(jié)構(gòu)設(shè)置于同一晶圓上。

9.一種功率器件套刻偏差電性測(cè)量方法，其特征在于，包括如下步驟：

提供如權(quán)利要求1至8中任一項(xiàng)所述的功率器件套刻偏差電性測(cè)量結(jié)構(gòu)；

由所述源區(qū)、所述阱區(qū)、所述第一溝槽柵和所述襯底構(gòu)成第一MOS器件；由所述源區(qū)、所述阱區(qū)、所述第二溝槽柵和所述襯底構(gòu)成第二MOS器件；分別測(cè)量所述第一MOS器件和所述第二MOS器件的閾值電壓；

分別計(jì)算所述第一MOS器件和所述第二MOS器件的閾值電壓與標(biāo)準(zhǔn)閾值電壓的差值，并根據(jù)所述差值的大小表征所述接觸結(jié)構(gòu)的套刻偏差。

10.根據(jù)權(quán)利要求9述的功率器件套刻偏差電性測(cè)量方法，其特征在于，設(shè)置多個(gè)所述功率器件套刻偏差電性測(cè)量結(jié)構(gòu)，并設(shè)置不同的光刻套刻對(duì)準(zhǔn)值，根據(jù)不同的所述光刻套刻對(duì)準(zhǔn)值下所得測(cè)量得到的閾值電壓與標(biāo)準(zhǔn)閾值電壓的差值反推出標(biāo)準(zhǔn)閾值電壓所對(duì)應(yīng)的光刻套刻對(duì)準(zhǔn)值。