[發明專利]時鐘信號產生電路、驅動方法及電子設備

有效

• 申請號: 202010190170.6
• 申請日: 2020-03-18
• 公開（公告）號: CN111399588B
• 公開（公告）日: 2021-09-21
• 發明（設計）人: 廖英豪;張衛波
• 申請（專利權）人: 深圳市紫光同創電子有限公司
• 主分類號: G06F1/08
• 分類號: G06F1/08
• 代理公司: 北京蘭亭信通知識產權代理有限公司 11667
• 代理人: 趙永剛

本發明提供一種時鐘信號產生電路、驅動方法及電子設備，涉及數字電路技術領域，該方案產生的時鐘信號的相位可動態調整切換，且相位動態調整切換時不會有毛刺。所述時鐘信號產生電路包括：計數器，用于根據時鐘相位調整要求通過計數生成相位設置值；譯碼與同步模塊，用于加載相位初始值以及在相位調整過程中自計數器接收所述相位設置值，并將相位初始值或相位設置值譯碼成使能控制信號，對使能控制信號進行同步化處理后輸出；時鐘選擇器，用于接收同步化處理后的使能控制信號，并根據使能控制信號在多路輸入時鐘信號中選擇與相位初始值或相位設置值對應相位的輸入時鐘信號合成作為輸出。

技術領域

本發明涉及數字電路技術領域，尤其涉及一種時鐘信號產生電路、驅動方法及電子設備。

背景技術

時鐘信號是數字電路系統必不可少的信號，且不同設計對時鐘信號的時鐘頻率、占空比和相位也有不同要求。隨著數字電路集成度和復雜度的不斷提高，同步電路系統的時鐘信號產生也變得越來越復雜。對于FPGA(Field Programmable Gate Array，現場可編程邏輯門陣列)這種VLSI(Very Large Scale Integration，超大規模集成電路)系統往往需要多個不同相位的時鐘信號，同時對于某些系統應用要求數據信號和時鐘信號保持一定相位關系，因此一般需要時鐘信號相位可以動態調整，以保證電路時序和功能的正確性。

一種常用的時鐘信號相位選擇方案如圖1所示，輸入時鐘CLKINn:0之間具有特定的相位關系，即時鐘之間相位連續且可以覆蓋一個時鐘周期，該方法采用MUX(多路復用器)來選擇目標相位時鐘作為輸出。該方案中，由于選擇信號SELxm:0是異步信號，在通過改變選擇信號來實現不同相位時鐘切換時，輸出時鐘可能出現毛刺，導致后面邏輯電路功能異常。

發明內容

本發明實施例提供的時鐘信號產生電路、驅動方法及電子設備，該方案產生的時鐘信號的相位可以動態調整切換，且相位動態調整切換時不會有毛刺現象。

第一方面，本發明的實施例提供一種時鐘信號產生電路，包括：

計數器，用于根據時鐘相位調整要求通過計數生成相位設置值；

譯碼與同步模塊，用于初始相位實現過程中加載相位初始值以及在相位調整過程中自所述計數器接收所述相位設置值，并將所述相位初始值或所述相位設置值譯碼成使能控制信號，對所述使能控制信號進行同步化處理后輸出，所述同步化處理是將所述使能控制信號同步到需要調整的時鐘域；

時鐘選擇器，用于接收同步化處理后的使能控制信號，并根據所述使能控制信號在多路輸入時鐘信號中選擇與所述相位初始值或所述相位設置值對應相位的輸入時鐘信號作為輸出，所述多路輸入時鐘信號的相位連續且可以覆蓋一個時鐘周期。

可選地，所述時鐘選擇器包括一個或多個時鐘選擇器單元，所述譯碼與同步模塊輸出一個或多個使能控制信號，所述使能控制信號與所述時鐘選擇器單元一一對應，所述時鐘選擇器單元用于自所述譯碼與同步模塊接收對應的同步處理后的使能控制信號，并根據對應的同步處理后的所述使能控制信號在所述多路輸入時鐘信號中選擇與所述相位初始值或所述相位設置值對應相位的輸入時鐘信號作為輸出。

可選地，所述譯碼與同步模塊，包括：譯碼器，用于將所述初始相位設置值或所述相位設置值譯碼成多個使能控制信號，所述多個使能控制信號中只有一路是高電平，其余均是低電平；同步電路，用于對所述使能控制信號進行同步化處理并輸出，同步化處理后的使能控制信號由輸入時鐘的下降沿觸發。

可選地，所述譯碼器為3-8譯碼電路，所述同步電路包括第一觸發器、第二觸發器以及八個輸出觸發器；

所述第一觸發器的觸發端輸入所述輸入時鐘信號中的第一輸入時鐘信號，所述第一觸發器的輸入端與所述3-8譯碼電路的輸出端相連，所述第一觸發器輸出信號中按低位到高位的第一至第四位輸出至所述八個輸出觸發器中第一至第四輸出觸發器的輸入端，所述第一觸發器用于由所述第一輸入時鐘信號上升沿觸發對所述3-8譯碼電路的輸出信號采樣；