[發明專利]三維存儲器及其制作方法

有效

• 申請號: 202010183344.6
• 申請日: 2020-03-16
• 公開（公告）號: CN111370423B
• 公開（公告）日: 2023-01-17
• 發明（設計）人: 張坤;吳林春;劉磊;周文犀;夏志良
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H10B43/30
• 分類號: H10B43/30;H10B43/27
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 張曉薇

本發明公開了一種三維存儲器及其制作方法。所述三維存儲器包括：堆棧層，包括多個縱向交替堆疊的柵極層和層間絕緣層，所述堆棧層包括存儲陣列區，所述存儲陣列區包括縱向貫穿所述存儲陣列區的存儲串溝道結構和柵極線狹縫；位于所述堆棧層外圍的貫穿陣列區，所述貫穿陣列區包括縱向貫穿所述貫穿陣列區的第一通道觸點；形成于所述堆棧層頂部，并連接所述存儲串溝道結構的半導體層，所述半導體層具有一共源極引出點；以及，形成于所述半導體層上方，并連接所述共源極引出點和所述第一通道觸點的共源極導電結構。本發明能夠簡化三維存儲器的結構和制作工藝，提高三維存儲器的性能。

技術領域

本發明涉及半導體技術領域，尤其涉及一種三維存儲器及其制作方法。

背景技術

現有的三維存儲器包括襯底和位于襯底上的堆棧層，堆棧層中蝕刻縱向貫穿堆棧層并延伸至襯底內部的溝道孔和柵極線狹縫，在柵極線狹縫內形成共源極導電結構時，還需在共源極導電結構的周側形成沉積層，在溝道孔內形成存儲串溝道結構時，還需在存儲串溝道結構靠近襯底的一側形成外延層，使存儲串溝道結構通過外延層和襯底與共源極導電結構電性連接。

但是，隨著堆棧層的層數越來越多，溝道孔和柵極線狹縫的深度越來越大，而溝道孔和柵極線狹縫的尺寸較小，溝道孔和柵極線狹縫中復雜的結構設計導致三維存儲器制作困難，從而影響三維存儲器的性能。

發明內容

本發明提供一種三維存儲器及其制作方法，能夠簡化三維存儲器的結構和制作工藝，提高三維存儲器的性能。

本發明提供了一種三維存儲器，包括：

堆棧層，包括多個縱向交替堆疊的柵極層和層間絕緣層，所述堆棧層包括存儲陣列區，所述存儲陣列區包括縱向貫穿所述存儲陣列區的存儲串溝道結構和柵極線狹縫；

位于所述堆棧層外圍的貫穿陣列區，所述貫穿陣列區包括縱向貫穿所述貫穿陣列區的第一通道觸點；

形成于所述堆棧層頂部，并連接所述存儲串溝道結構的半導體層，所述半導體層具有一共源極引出點；以及，

形成于所述半導體層上方，并連接所述共源極引出點和所述第一通道觸點的共源極導電結構。

進一步優選的，所述共源極引出點位于所述柵極線狹縫的頂部，以與所述柵極線狹縫構成氫氣通道。

進一步優選的，所述共源極引出點包括N型摻雜區。

進一步優選的，所述柵極線狹縫中填充有絕緣材料。

進一步優選的，所述存儲串溝道結構包括縱向延伸至所述半導體層的半導體溝道層，以及圍繞所述半導體溝道層周側設置的存儲介質層。

進一步優選的，所述半導體層還形成于所述貫穿陣列區的頂部，所述三維存儲器還包括形成于所述半導體層上的絕緣層；

所述共源極導電結構形成于所述絕緣層上，且所述共源極導電結構的一端貫穿所述第一通道觸點頂部的所述絕緣層和所述半導體層，與所述第一通道觸點連接，另一端貫穿所述共源極引出點上的所述絕緣層，與所述共源極引出點連接。

進一步優選的，所述三維存儲器還包括覆蓋在所述絕緣層和所述共源極導電結構上的阻擋層。

進一步優選的，所述三維存儲器還包括鍵合在所述堆棧層底部和所述貫穿陣列區底部的器件層；

所述器件層與所述堆棧層和所述貫穿陣列區鍵合，構成電性互連結構。

進一步優選的，所述第一通道觸點的底部還設有第一鍵合接口，所述器件層的頂部還設有第二鍵合接口；

所述第一鍵合接口與所述第二鍵合接口連接，使所述器件層、所述第二鍵合接口、所述第一鍵合接口、所述第一通道觸點和所述共源極導電結構構成連接通路。