[發(fā)明專利]一種FPGA中配置控制器驗證方法、系統(tǒng)及設(shè)備

有效

• 申請?zhí)枺?/td>: 202010177042.8
• 申請日: 2020-03-13
• 公開（公告）號: CN111352025B
• 公開（公告）日: 2020-12-11
• 發(fā)明（設(shè)計）人: 高曉倩;王潘豐;崔運東;王海力
• 申請（專利權(quán)）人: 京微齊力（深圳）科技有限公司
• 主分類號: G01R31/3185
• 分類號: G01R31/3185;G01R31/317
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種FPGA中配置控制器驗證方法，其特征在于，所述方法包括：

采集FPGA配置信息并生成包含循環(huán)冗余校驗字段的第一碼流；

對所述第一碼流進(jìn)行修改，在碼流結(jié)構(gòu)中修改循環(huán)冗余校驗賦值，形成循環(huán)冗余校驗不使能，并縮短碼流長度，生成第二碼流；

向所述配置控制器中送入所述第二碼流和采樣模式腳，進(jìn)行第一驗證，在所述第一驗證中，旁路循環(huán)冗余校驗；及

當(dāng)所述第一驗證通過后，向所述配置控制器中送入所述第一碼流和采樣模式腳，進(jìn)行第二驗證，單獨驗證循環(huán)冗余校驗使能后是否正確；

所述第一碼流包括具有完整驗證功能碼流結(jié)構(gòu)的全碼流，所述全碼流的碼流結(jié)構(gòu)包括：依次排列的空字字段、初始幀同步字字段、設(shè)置配置寄存器值字段、加載第一配置數(shù)據(jù)字段、循環(huán)冗余校驗字段和完成加載第一配置鏈組結(jié)束信號字段；

所述全碼流經(jīng)修改后生成的第二碼流的碼流結(jié)構(gòu)包括：依次排列的空字字段、初始幀同步字字段、設(shè)置配置寄存器值字段、旁路循環(huán)冗余校驗字段、加載由第一配置數(shù)據(jù)縮短碼流后形成的第二配置數(shù)據(jù)字段和完成加載第二配置鏈組結(jié)束信號字段。

2.如權(quán)利要求1所述一種FPGA中配置控制器驗證方法，其特征在于，在向所述配置控制器中送入所述第二碼流和采樣模式腳之前，所述方法還包括：

完成上電；

待所述配置控制器內(nèi)配置寄存器清空后接收第一清空標(biāo)志信號。

3.如權(quán)利要求2所述一種FPGA中配置控制器驗證方法，其特征在于，在向所述配置控制器中送入所述第一碼流和采樣模式腳之前，所述方法還包括：

完成上電；

待所述配置控制器內(nèi)配置寄存器清空后接收第二清空標(biāo)志信號。

4.如權(quán)利要求1所述一種FPGA中配置控制器驗證方法，其特征在于，所述第一驗證包括：

根據(jù)所述采樣模式腳的M賦值識別FPGA配置模式，M賦值為0時，為主動配置模式，M賦值為1時，為被動配置模式；

驗證碼流位寬，被動配置模式下，根據(jù)空字判斷碼流位寬；主動配置模式下，自動略過空字驗證；

驗證初始幀同步字，在主動配置模式下，根據(jù)fls_sel賦值驗證S-flash的傳輸模式；根據(jù)Cpr_en賦值驗證壓縮使能；在主動配置模式下，驗證初始幀后面的比特流長度；

根據(jù)設(shè)置配置寄存器值字段的芯片ID驗證器件ID；

旁路循環(huán)冗余校驗；

驗證加載第二配置數(shù)據(jù)；

啟動完成加載第二配置鏈組結(jié)束信號。

5.如權(quán)利要求4所述一種FPGA中配置控制器驗證方法，其特征在于，所述壓縮使能利用由所述具有完整驗證功能碼流結(jié)構(gòu)的全碼流修改后生成的第二碼流進(jìn)行驗證。

6.如權(quán)利要求1所述一種FPGA中配置控制器驗證方法，其特征在于，所述第二驗證包括：

根據(jù)所述采樣模式腳的M賦值識別FPGA配置模式，M賦值為0時，為主動配置模式，M賦值為1時，為被動配置模式；

依次運行第一碼流的空字字段、初始幀同步字字段、設(shè)置配置寄存器值字段、加載第一配置數(shù)據(jù)字段；

驗證循環(huán)冗余校驗使能后是否正確；

循環(huán)冗余校驗使能后驗證通過，啟動完成加載第一配置鏈組結(jié)束信號。