[發明專利]一種雙節點單粒子翻轉免疫的存儲單元及鎖存器

有效

• 申請號: 202010166538.5
• 申請日: 2020-03-11
• 公開（公告）號: CN111223503B
• 公開（公告）日: 2021-10-01
• 發明（設計）人: 王海濱;楊萱萱;宋溢文;賈靜
• 申請（專利權）人: 河海大學常州校區
• 主分類號: G11C5/00
• 分類號: G11C5/00;H03K19/003
• 代理公司: 南京縱橫知識產權代理有限公司 32224
• 代理人: 張賞

1.一種雙節點單粒子翻轉免疫的存儲單元，其特征在于，包括電源，第一支路，第二支路，第三支路，第四支路，第五支路，第六支路，第七支路和第八支路，以及八個節點X0、X1、X2、X3、Y1、Y2、Y3、Y4；

所述節點X0位于第一支路，節點X1位于第二支路，節點X2位于第三支路，節點X3位于第四支路，節點Y0位于第五支路，節點Y1位于第六支路，節點Y2位于第七支路，節點Y3位于第八支路；

所述第一支路通過所述節點X0與所述第二支路、所述第四支路、所述第六支路、所述第八支路相連接；所述第二支路通過所述節點X1與所述第一支路、所述第三支路、所述第五支路、所述第七支路相連接；所述第三支路通過所述節點X2與所述第二支路、所述第四支路、所述第六支路、所述第八支路相連接；所述第四支路通過所述節點X3與所述第一支路、所述第三支路、所述第五支路、所述第七支路相連接；所述第五支路通過所述節點Y0與所述第二支路、所述第四支路、所述第六支路、所述第八支路相連接；所述第六支路通過所述節點Y1與所述第一支路、所述第三支路、所述第五支路、所述第七支路相連接；所述第七支路通過所述節點Y2與所述第二支路、所述第四支路、所述第六支路、所述第八支路相連接；所述第八支路通過所述節點Y3與所述第一支路、所述第三支路、所述第五支路、所述第七支路相連接；

所述第一支路還包括PMOS管P0、PMOS管P4、NMOS管N0和NMOS管N4；所述電源與所述PMOS管P0的源極相連接，所述PMOS管P0的漏極與所述PMOS管P4的源極相連接，所述PMOS管P4的漏極依次連接所述節點X0、所述NMOS管N0的漏極，所述NMOS管N0的源極與所述NMOS管N4的漏極相連接，所述NMOS管N4的源極接地；

所述PMOS管P0的柵極與所述節點Y3相連接，所述PMOS管P4的柵極與所述節點X3相連接，所述NMOS管N0的柵極與所述節點X1相連接，所述NMOS管N4的柵極與所述節點Y1相連接；

所述第二支路還包括PMOS管P1、PMOS管P5、NMOS管N1和NMOS管N5；所述電源與所述PMOS管P1的源極相連接，所述PMOS管P1的漏極與所述PMOS管P5的源極相連接，所述PMOS管P5的漏極依次連接所述節點X1、所述NMOS管N1的漏極，所述NMOS管N1的源極與所述NMOS管N5的漏極相連接，所述NMOS管N5的源極接地；

所述PMOS管P1的柵極與所述節點Y0相連接，所述PMOS管P5的柵極與所述節點X0相連接，所述NMOS管N1的柵極與所述節點X2相連接，所述NMOS管N5的柵極與所述節點Y2相連接；

所述第三支路還包括PMOS管P2、PMOS管P6、NMOS管N2和NMOS管N6；所述電源與所述PMOS管P2的源極相連接，所述PMOS管P2的漏極與所述PMOS管P6的源極相連接，所述PMOS管P6的漏極依次連接所述節點X2、所述NMOS管N2的漏極，所述NMOS管N2的源極與所述NMOS管N6的漏極相連接，所述NMOS管N6的源極接地；

所述PMOS管P2的柵極與所述節點Y1相連接，所述PMOS管P6的柵極與所述節點X1相連接，所述NMOS管N2的柵極與所述節點X3相連接，所述NMOS管N6的柵極與所述節點Y3相連接；

所述第四支路還包括PMOS管P3、PMOS管P7、NMOS管N3和NMOS管N7；所述電源與所述PMOS管P3的源極相連接，所述PMOS管P3的漏極與所述PMOS管P7的源極相連接，所述PMOS管P7的漏極依次連接所述節點X3、所述NMOS管N3的漏極，所述NMOS管N3的源極與所述NMOS管N7的漏極相連接，所述NMOS管N7的源極接地；

所述PMOS管P3的柵極與所述節點Y2相連接，所述PMOS管P7的柵極與所述節點X2相連接，所述NMOS管N3的柵極與所述節點X0相連接，所述NMOS管N7的柵極與所述節點Y0相連接；

所述第五支路還包括PMOS管P8、PMOS管P12、NMOS管N8和NMOS管N12；所述電源與所述PMOS管P8的源極相連接，所述PMOS管P8的漏極與所述PMOS管P12的源極相連接，所述PMOS管P12的漏極依次連接所述節點Y0、所述NMOS管N8的漏極，所述NMOS管N8的源極與所述NMOS管N12的漏極相連接，所述NMOS管N12的源極接地；

所述PMOS管P8的柵極與所述節點X3相連接，所述PMOS管P12的柵極與所述節點Y3相連接，所述NMOS管N8的柵極與所述節點Y1相連接，所述NMOS管N12的柵極與所述節點X1相連接；

所述第六支路還包括PMOS管P9、PMOS管P13、NMOS管N9和NMOS管N13；所述電源與所述PMOS管P9的源極相連接，所述PMOS管P9的漏極與所述PMOS管P13的源極相連接，所述PMOS管P13的漏極依次連接所述節點Y1、所述NMOS管N9的漏極，所述NMOS管N9的源極與所述NMOS管N13的漏極相連接，所述NMOS管N13的源極接地；

所述PMOS管P9的柵極與所述節點X0相連接，所述PMOS管P13的柵極與所述節點Y0相連接，所述NMOS管N9的柵極與所述節點Y2相連接，所述NMOS管N13的柵極與所述節點X2相連接；

所述第七支路還包括PMOS管P10、PMOS管P14、NMOS管N10和NMOS管N14；所述電源與所述PMOS管P10的源極相連接，所述PMOS管P10的漏極與所述PMOS管P14的源極相連接，所述PMOS管P14的漏極依次連接所述節點Y2、所述NMOS管N10的漏極，所述NMOS管N10的源極與所述NMOS管N14的漏極相連接，所述NMOS管N14的源極接地；

所述PMOS管P10的柵極與所述節點X1相連接，所述PMOS管P14的柵極與所述節點Y1相連接，所述NMOS管N10的柵極與所述節點Y3相連接，所述NMOS管N14的柵極與所述節點X3相連接；

所述第八支路還包括PMOS管P11、PMOS管P15、NMOS管N11和NMOS管N15所述電源與所述PMOS管P11的源極相連接，所述PMOS管P11的漏極與所述PMOS管P15的源極相連接，所述PMOS管P15的漏極依次連接所述節點Y3、所述NMOS管N11的漏極，所述NMOS管N11的源極與所述NMOS管N15的漏極相連接，所述NMOS管N15的源極接地；

所述PMOS管P11的柵極與所述節點X2相連接，所述PMOS管P15的柵極與所述節點Y2相連接，所述NMOS管N11的柵極與所述節點Y0相連接，所述NMOS管N15的柵極與所述節點X0相連接。

2.一種雙節點單粒子翻轉免疫的鎖存器，其特征在于，包括前置邏輯電路和權利要求1所述的存儲單元；

所述前置邏輯電路包括第一邏輯電路、第二邏輯電路、第三邏輯電路、第四邏輯電路、第五邏輯電路、第六邏輯電路、第七邏輯電路和第八邏輯電路；每個邏輯電路均由1個NMOS管構成；

所述第一邏輯電路的輸入端連接數據輸入D和時鐘輸入CK，所述第一邏輯電路的輸出端連接所述節點X0；

所述第二邏輯電路的輸入端連接數據輸入和時鐘輸入CK，所述第二邏輯電路的輸出端連接所述節點X1；

所述第三邏輯電路的輸入端連接數據輸入D和時鐘輸入CK，所述第三邏輯電路的輸出端連接所述節點X2；

所述第四邏輯電路的輸入端連接數據輸入和時鐘輸入CK，所述第四邏輯電路的輸出端連接所述節點X3；

所述第五邏輯電路的輸入端連接數據輸入D和時鐘輸入CK，所述第五邏輯電路的輸出端連接所述節點Y0；

所述第六邏輯電路的輸入端連接數據輸入和時鐘輸入CK，所述第六邏輯電路的輸出端連接所述節點Y1；

所述第七邏輯電路的輸入端連接數據輸入D和時鐘輸入CK，所述第七邏輯電路的輸出端連接所述節點Y2；

所述第八邏輯電路的輸入端連接數據輸入和時鐘輸入CK，所述第八邏輯電路的輸出端連接所述節點Y3。