[發明專利]半導體元件搭載用部件、引線框和半導體元件搭載用基板在審
| 申請號： | 202010164828.6 | 申請日： | 2020-03-11 |
| 公開（公告）號： | CN111755407A | 公開（公告）日： | 2020-10-09 |
| 發明（設計）人： | 菱木薰;大瀧啟一;佐佐木英彥;留岡浩太郎 | 申請（專利權）人： | 大口電材株式會社 |
| 主分類號： | H01L23/495 | 分類號： | H01L23/495 |
| 代理公司： | 北京銀龍知識產權代理有限公司 11243 | 代理人： | 陳彥;李宏軒 |
| 地址： | 日本鹿*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 半導體 元件 搭載 部件 引線 用基板 | ||
1.一種半導體元件搭載用部件，其特征在于，在成為半導體元件搭載用部件的基材的金屬板的上表面、側面、下表面中的至少上表面或側面，具備具有針狀突起簇的粗糙化銀鍍層，同時具備覆蓋該粗糙化銀鍍層中針狀突起簇的表面的增強用鍍層作為最表層鍍層，
所述粗糙化銀鍍層具有在晶體取向001、111、101的各比率中晶體取向101的比率最高的晶體結構，
所述增強用鍍層的表面沿襲所述粗糙化銀鍍層的針狀突起簇而形成為具有相對于平滑面的表面積的表面積比為1.30以上6.00以下的針狀突起簇的形狀。
2.根據權利要求1所述的半導體元件搭載用部件，其特征在于，所述增強用鍍層的厚度為0.4μm以上4.0μm以下。
3.根據權利要求1所述的半導體元件搭載用部件，其特征在于，所述粗糙化銀鍍層的平均晶體粒徑小于0.28μm。
4.根據權利要求1所述的半導體元件搭載用部件，其特征在于，在成為所述半導體元件搭載用部件的基材的金屬板與所述粗糙化銀鍍層之間，具備基底鍍層。
5.一種引線框，其特征在于，在由銅系材料構成的引線框基材的上表面、側面、下表面中的至少上表面或側面，具備具有針狀突起簇的粗糙化銀鍍層，同時具備覆蓋該粗糙化銀鍍層中針狀突起簇的表面的增強用鍍層作為最表層鍍層，
所述粗糙化銀鍍層具有在晶體取向001、111、101的各比率中晶體取向101的比率最高的晶體結構，
所述增強用鍍層的表面沿襲所述粗糙化銀鍍層的針狀突起簇而形成為具有相對于平滑面的表面積的表面積比為1.30以上6.00以下的針狀突起簇的形狀。
6.一種半導體元件搭載用基板，其特征在于，為通過在由銅系材料構成的金屬板的上表面設置凹部而形成的、具有柱狀端子部的半導體元件搭載用基板，
在所述柱狀端子部的上表面具備具有針狀突起簇的粗糙化銀鍍層，同時具備覆蓋該粗糙化銀鍍層中針狀突起簇的表面的增強用鍍層作為最表層鍍層，
所述粗糙化銀鍍層具有在晶體取向001、111、101的各比率中晶體取向101的比率最高的晶體結構，
所述增強用鍍層的表面沿襲所述粗糙化銀鍍層的針狀突起簇而形成為具有相對于平滑面的表面積的表面積比為1.30以上6.00以下的針狀突起簇的形狀。
7.一種半導體元件搭載用基板，其特征在于，為在金屬板的一個面具備僅由鍍層構成的柱狀端子部的半導體元件搭載用基板，
所述柱狀端子部具備具有針狀突起簇的粗糙化銀鍍層，同時具備覆蓋該粗糙化銀鍍層中針狀突起簇的表面的增強用鍍層作為最表層鍍層，
所述粗糙化銀鍍層具有在晶體取向001、111、101的各比率中晶體取向101的比率最高的晶體結構，
所述增強用鍍層的表面沿襲所述粗糙化銀鍍層的針狀突起簇而形成為具有相對于平滑面的表面積的表面積比為1.30以上6.00以下的針狀突起簇的形狀。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于大口電材株式會社，未經大口電材株式會社許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202010164828.6/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：蜂窩過濾器
- 下一篇：用于室內環境的定位的計算機實現的方法、服務器和介質
