[發明專利]功率器件及功率器件制備方法

在審

• 申請號: 202010160130.7
• 申請日: 2020-03-10
• 公開（公告）號: CN111370481A
• 公開（公告）日: 2020-07-03
• 發明（設計）人: 李東升;章劍鋒
• 申請（專利權）人: 瑞能半導體科技股份有限公司
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/78;H01L29/06;H01L29/417;H01L21/331;H01L21/336
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 娜拉

本發明公開了一種功率器件及功率器件制備方法，功率器件包括：外延層，外延層包括位于第二表面至第一表面之間預定厚度的漂移區，漂移區被配置為第一導電類型，外延層與厚度方向相垂直的橫向上具有多個原胞結構；各原胞結構包括：冗余發射極溝槽，兩個冗余發射極溝槽相互間隔設置，冗余發射極溝槽由第一表面延伸至漂移區，冗余發射極設置于冗余發射極溝槽；柵極溝槽，設置于兩個冗余發射極溝槽之間，柵極溝槽由第一表面延伸至漂移區，柵極設置于柵極溝槽；體區，位于兩個冗余發射極溝槽之間，體區被配置為第二導電類型；浮空區，位于各冗余發射極溝槽背向柵極溝槽一側，浮空區被配置為第二導電類型，其中，浮空區的深度大于冗余發射極溝槽的深度。

技術領域

本發明涉及半導體器件領域，具體涉及一種功率器件及功率器件制備方法。

背景技術

半導體功率器件是電力電子系統進行能量控制和轉換的基本電子元器件，電力電子技術的不斷發展為半導體功率器件開拓了廣泛的應用領域。以功率金屬氧化物半導體場效應管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)、絕緣柵雙極型晶體管(Insulated Gate Bipolar Transistor，IGBT)為標志的半導體功率器件是當今電力電子領域器件的主流。

如何進一步提升半導體功率器件的性能成為目前亟待解決的問題。

發明內容

本發明提供一種功率器件及功率器件制備方法，提高功率器件性能。

一方面，本發明實施例提供一種功率器件，其包括：外延層，沿自身厚度方向上具有相對的第一表面和第二表面，外延層包括位于第二表面至第一表面之間預定厚度的漂移區，漂移區被配置為第一導電類型，外延層與厚度方向相垂直的橫向上具有多個原胞結構；各原胞結構包括：冗余發射極溝槽，兩個冗余發射極溝槽相互間隔設置，冗余發射極溝槽由第一表面延伸至漂移區，冗余發射極設置于冗余發射極溝槽；柵極溝槽，至少一個柵極溝槽設置于兩個冗余發射極溝槽之間，柵極溝槽由第一表面延伸至漂移區，柵極設置于柵極溝槽；體區，位于兩個冗余發射極溝槽之間，體區被配置為第二導電類型；浮空區，位于各冗余發射極溝槽背向柵極溝槽一側，浮空區被配置為第二導電類型，其中，浮空區的深度大于冗余發射極溝槽的深度。

根據本發明一方面的前述任一實施方式，冗余發射極溝槽與柵極溝槽的深度一致。

根據本發明一方面的前述任一實施方式，原胞結構還包括載流子存儲區，載流子存儲區位于體區與漂移區之間，載流子存儲區被配置為第一導電類型。

根據本發明一方面的前述任一實施方式，載流子存儲區的厚度為1.5微米至4微米。

根據本發明一方面的前述任一實施方式，原胞結構包括一個柵極溝槽和兩個冗余發射極溝槽，相鄰的柵極溝槽與冗余發射極溝槽在橫向的間隔尺寸為1微米至3微米；柵極溝槽與冗余發射極溝槽的槽寬為1微米至3微米；柵極溝槽與冗余發射極溝槽的深度為3微米至6微米。

根據本發明一方面的前述任一實施方式，柵極溝槽、冗余發射極溝槽、柵極溝槽與冗余發射極溝槽之間的區域在橫向上寬度之和占原胞結構寬度的1/2。

根據本發明一方面的前述任一實施方式，冗余發射極溝槽在柵極溝槽的兩側對稱分布。

根據本發明一方面的前述任一實施方式，原胞結構還包括：發射區，位于體區背離第二表面的一側，且在橫向上與柵極溝槽鄰接，發射區被配置為第一導電類型的重摻區。

根據本發明一方面的前述任一實施方式，原胞結構還包括：接觸區，位于體區背離第二表面的一側，且位于相鄰的柵極溝槽與冗余發射極溝槽之間靠近冗余發射極的一側設置，接觸區被配置為第二導電類型的重摻雜區。