[發明專利]一種芯片量產測試方法

有效

• 申請號: 202010158178.4
• 申請日: 2020-03-09
• 公開（公告）號: CN111366842B
• 公開（公告）日: 2022-04-22
• 發明（設計）人: 劉一杰;李建軍;莫軍
• 申請（專利權）人: 廣芯微電子（廣州）股份有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 郭浩輝;麥小嬋

本發明公開了一種芯片量產測試系統，包括：第一功能寄存器、第一選擇器、存儲器、第二選擇器、第二功能寄存器、旁路寄存器和控制器；第一功能寄存器的輸出端與第一選擇器的第二輸入端連接；第一選擇器的輸出端分別與存儲器以及旁路寄存器的輸入端連接；旁路寄存器的輸出端與第二選擇器的第二輸入端連接；存儲器的輸出端分別與第二選擇器的第一輸入端和控制器的輸入端連接；第二寄存器的輸入端與第二選擇器的輸出端連接；控制器的輸出端與第一選擇器的第一輸入端連接，控制器的輸入端與存儲器的輸出端連接。本發明提供的一種芯片量產測試方法，能夠使芯片的內建自測試和低速掃描并行獨立運行，有利于提高芯片量產老化測試的效率。

技術領域

本發明涉及芯片測試技術領域，尤其涉及一種芯片量產測試方法。

背景技術

在集成電路事業蓬勃發展的今天，高度集成的大規模集成電路芯片的應用越來越廣泛，芯片本身的質量和耐用性也越來越受到廣大用戶、設計制造方以及生產者的重視。由此應運而生的測試邏輯設計(Design For Test/簡稱DFT)也逐漸成為芯片設計需要認真思考和實行的一個課題。常用芯片中通常包含數據輸入輸出單元(Input、Output Cell/簡稱IO)，標準單元庫(Standard Cell/簡稱STD)，內嵌式存儲器(Memory Cell)，模擬知識產權模塊(Analog IP)。針對不同種類的數字邏輯單元，DFT也針對性的有相應的測試策略方案。最常見的DFT是掃描鏈測試(SCAN Chain)，它是針對所有數字時序單元進行可控可觀測掃描鏈的插入，進而利用自動測試向量產生(Auto Test Pattern Generation/簡稱ATPG)的方法對數字邏輯進行檢測。

現有的芯片測試系統，通常的DFT設計順序為MBIST、SCAN、BSD。即先插入MBIST邏輯，在MBIST模式下，增加存儲器的讀寫測試邏輯；再插入掃描鏈，這時不用區分現存邏輯是否是MBIST邏輯，統統納入掃描范圍以得到更好的測試覆蓋率；最后插入BSD測IO部分，因為BSD針對所有IO有讀寫控制，這部分最后插入不會被SCAN邏輯掃描到，從而也不會破壞到對IO的控制邏輯。

使用現有的芯片測試系統，存在以下問題：

單一模式下無法全面地對芯片進行測試，從而無法提高芯片測試的效率。

發明內容

本發明實施例提供一種芯片量產測試方法，能夠使芯片的內建自測試和低速掃描并行獨立運行，從而能夠全面對芯片進行測試，有利于提高芯片量產測試的效率。

為了達到上述目的，一方面，本發明的一個實施例提供一種芯片量產測試系統，包括：第一功能寄存器、第一選擇器、存儲器、第二選擇器、第二功能寄存器、旁路寄存器和控制器；

所述第一功能寄存器的輸出端與所述第一選擇器的第二輸入端連接；所述第一選擇器的輸出端分別與所述存儲器以及所述旁路寄存器的輸入端連接；

所述旁路寄存器的輸出端與所述第二選擇器的第二輸入端連接；

所述存儲器的輸出端分別與所述第二選擇器的第一輸入端和所述控制器的輸入端連接；所述第二寄存器的輸入端與所述第二選擇器的輸出端連接；

所述控制器的輸出端與所述第一選擇器的第一輸入端連接，所述控制器的輸入端與所述存儲器的輸出端連接。

進一步地，所述第一選擇器用于選擇工作模式是否為存儲器自測試模式；所述第二選擇器用于選擇工作模式是否為旁路模式。

另一方面，本發明的另一個實施例提供了一種芯片量產測試方法，適用于上述的芯片量產測試系統，包括：

控制所述存儲器內建自測試控制邏輯，對所述第一功能寄存器插入掃描鏈，且所述掃描鏈的邏輯不包括所述自測試控制邏輯；