[發(fā)明專利]異構(gòu)存儲(chǔ)器中的性能管理單元(PMU)輔助層級(jí)選擇在審
| 申請(qǐng)?zhí)枺?/td> | 202010155625.0 | 申請(qǐng)日: | 2020-03-09 |
| 公開(公告)號(hào): | CN111752610A | 公開(公告)日: | 2020-10-09 |
| 發(fā)明(設(shè)計(jì))人: | 哈沙德·薩恩;克希提·多希 | 申請(qǐng)(專利權(quán))人: | 英特爾公司 |
| 主分類號(hào): | G06F9/30 | 分類號(hào): | G06F9/30;G06F12/1045 |
| 代理公司: | 北京東方億思知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11258 | 代理人: | 宗曉斌 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 存儲(chǔ)器 中的 性能 管理 單元 pmu 輔助 層級(jí) 選擇 | ||
1.一種處理器,包括:
處理核心,用于執(zhí)行存儲(chǔ)器分配調(diào)用來分配存儲(chǔ)器設(shè)備中的存儲(chǔ)器;
最后分支記錄(LBR)寄存器,用于存儲(chǔ)指示最近引退的分支指令的信息;以及
耦合到所述LBR寄存器的性能監(jiān)視單元(PMU),所述PMU包括邏輯電路,用于:
在存儲(chǔ)器分配調(diào)用被所述處理核心接收之前,從所述LBR寄存器取回所述信息;并且
基于所述信息識(shí)別所述存儲(chǔ)器分配調(diào)用的簽名;并且
將所述簽名提供給所述處理核心。
2.如權(quán)利要求1所述的處理器,其中所述處理核心用于執(zhí)行軟件,其中所述軟件用于在所述存儲(chǔ)器分配調(diào)用的執(zhí)行之前,利用所述簽名確定存儲(chǔ)器層級(jí)來為所述存儲(chǔ)器分配調(diào)用分配存儲(chǔ)器,并且其中所述簽名識(shí)別在所述存儲(chǔ)器分配調(diào)用的執(zhí)行之前執(zhí)行的指令的分配路徑。
3.如權(quán)利要求1-2中任一項(xiàng)所述的處理器,其中所述邏輯電路包括:
散列電路,用于將所述最近引退的分支指令直接散列到所述簽名。
4.如權(quán)利要求3所述的處理器,其中所述簽名是與分配路徑相關(guān)聯(lián)的標(biāo)量值。
5.如權(quán)利要求4所述的處理器,其中所述簽名與先前通過所述分配路徑分配的存儲(chǔ)器中的一個(gè)或多個(gè)存儲(chǔ)器緩沖器相關(guān)聯(lián)。
6.如權(quán)利要求2所述的處理器,其中響應(yīng)于執(zhí)行所述存儲(chǔ)器分配調(diào)用,所述處理核心用于分配所述存儲(chǔ)器層級(jí)中的存儲(chǔ)器緩沖器。
7.如權(quán)利要求6所述的處理器,其中所述PMU用于:
從所述存儲(chǔ)器分配調(diào)用收集所述存儲(chǔ)器緩沖器的地址和大小;并且
收集與所述存儲(chǔ)器緩沖器的訪問相關(guān)聯(lián)的數(shù)據(jù)。
8.一種系統(tǒng),包括:
存儲(chǔ)器;以及
操作性地耦合到所述存儲(chǔ)器的處理設(shè)備,所述處理設(shè)備用于:
在執(zhí)行存儲(chǔ)器分配調(diào)用之前從最后分支記錄(LBR)寄存器取回LBR;
基于所述LBR識(shí)別所述存儲(chǔ)器分配調(diào)用的執(zhí)行情境;并且
基于所述執(zhí)行情境確定存儲(chǔ)器層級(jí)來為所述存儲(chǔ)器分配調(diào)用分配存儲(chǔ)器。
9.如權(quán)利要求8所述的系統(tǒng),其中從所述LBR寄存器取回的LBR包括存儲(chǔ)在所述LBR寄存器中的LBR向量,所述LBR向量表示關(guān)于引退的分支指令的信息。
10.如權(quán)利要求9所述的系統(tǒng),其中所述處理設(shè)備用于:為了識(shí)別所述存儲(chǔ)器分配調(diào)用的執(zhí)行情境,向所述LBR向量應(yīng)用散列函數(shù)來識(shí)別與所述執(zhí)行情境相關(guān)聯(lián)的簽名。
11.如權(quán)利要求10所述的系統(tǒng),其中所述處理設(shè)備還用于:將為所述存儲(chǔ)器分配調(diào)用生成的虛擬地址指針與所述簽名一起存儲(chǔ)在關(guān)聯(lián)式數(shù)據(jù)結(jié)構(gòu)中。
12.如權(quán)利要求10所述的系統(tǒng),其中所述簽名是與存儲(chǔ)器緩沖器相關(guān)聯(lián)的標(biāo)量值,其中所述存儲(chǔ)器緩沖器是當(dāng)先前存儲(chǔ)器分配調(diào)用被執(zhí)行時(shí)曾指派給所述簽名的存儲(chǔ)器的分配。
13.如權(quán)利要求8-12中任一項(xiàng)所述的系統(tǒng),其中所述執(zhí)行情境包括分配路徑,所述分配路徑是導(dǎo)致所述存儲(chǔ)器分配調(diào)用的一系列引退的分支指令。
14.如權(quán)利要求8-12中任一項(xiàng)所述的系統(tǒng),所述處理設(shè)備還用于:
響應(yīng)于執(zhí)行所述存儲(chǔ)器分配調(diào)用而分配存儲(chǔ)器緩沖器;
收集所述存儲(chǔ)器緩沖器的地址和所述存儲(chǔ)器緩沖器的大小;并且
收集與在所述存儲(chǔ)器緩沖器的地址處對(duì)存儲(chǔ)器的訪問相關(guān)聯(lián)的數(shù)據(jù)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司,未經(jīng)英特爾公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010155625.0/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 用于控制非易失性存儲(chǔ)器的控制器
- 處理器、存儲(chǔ)器、計(jì)算機(jī)系統(tǒng)、系統(tǒng)LSI及其驗(yàn)證方法
- 存儲(chǔ)和檢索處理系統(tǒng)的數(shù)據(jù)的存儲(chǔ)器系統(tǒng)和性能監(jiān)視方法
- 用于控制半導(dǎo)體裝置的方法
- 存儲(chǔ)器存儲(chǔ)裝置及其測(cè)試方法
- 存儲(chǔ)器裝置及可促進(jìn)張量存儲(chǔ)器存取的方法
- 使用雙通道存儲(chǔ)器作為具有間隔的單通道存儲(chǔ)器
- 用于管理存儲(chǔ)器訪問操作的方法和系統(tǒng)
- 存儲(chǔ)器控制器、存儲(chǔ)裝置和存儲(chǔ)裝置的操作方法
- 具有部分組刷新的存儲(chǔ)器





