[發明專利]半導體存儲裝置及其制造方法

在審

• 申請號: 202010150728.8
• 申請日: 2020-03-06
• 公開（公告）號: CN112447756A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 志摩祐介
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11563
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

1.一種半導體存儲裝置，具備：

襯底；

多個導電層，配設在與所述襯底的表面交叉的第1方向，且在與所述第1方向交叉的第2方向延伸；

多個絕緣層，分別設置在所述多個導電層之間；

半導體層，在所述第1方向延伸，與所述多個導電層及所述多個絕緣層對向；及

柵極絕緣層，設置在所述多個導電層與所述半導體層之間；

且具有：

所述襯底上的第1區域，形成所述多個導電層、所述多個絕緣層、所述半導體層及所述柵極絕緣層；及

所述襯底上的與所述第1區域不同的第2區域；

所述多個導電層包含多個第1導電層及多個第2導電層，

所述半導體存儲裝置在所述第2區域的與所述多個第1導電層相同的層具備與所述第1導電層不同的多個第1膜，且

在所述第2區域的與所述多個第2導電層相同的層具備與所述第2導電層及所述第1膜不同的多個第2膜。

2.根據權利要求1所述的半導體存儲裝置，其中

在所述第2區域的多層第1膜之間配設著至少一層第2膜，在所述第2區域的多層第2膜之間配設著至少一層第1膜。

3.根據權利要求1所述的半導體存儲裝置，其中

所述第1膜及所述第2膜中的任一個是多晶硅。

4.根據權利要求1所述的半導體存儲裝置，其中

所述第1膜及所述第2膜中的任一個是SiN。

5.根據權利要求1所述的半導體存儲裝置，其中

所述第1膜及所述第2膜中的一個是多晶硅，且

所述第1膜及所述第2膜中的另一個是SiN。

6.根據權利要求1所述的半導體存儲裝置，其中

所述第2區域中，所述第1膜與所述第2膜交替配設在所述第1方向，在所述第1膜與所述第2膜之間包含配設所述絕緣層的部分。

7.根據權利要求1所述的半導體存儲裝置，其中

所述多個導電層還包含多個第3導電層，

所述半導體存儲裝置在所述第2區域的與所述多個第3導電層相同的層具備與所述第3導電層、所述第1膜及所述第2膜不同的多個第3膜。

8.根據權利要求1所述的半導體存儲裝置，其

還具有所述襯底上的所述第1區域及所述第2區域之間的第3區域，

所述多個第1導電層遍及所述第1區域及所述第3區域設置，

所述多個第2膜遍及所述第2區域及所述第3區域設置。

9.根據權利要求1所述的半導體存儲裝置，其中所述柵極絕緣層包含能夠根據電荷量存儲數據的電荷儲存層。

10.一種半導體存儲裝置的制造方法，

形成積層構造，所述積層構造在與襯底的表面交叉的第1方向交替配設有多個犧牲層與多個絕緣層，所述多個犧牲層包含在與所述第1方向交叉的第2方向延伸的多個第1膜及多個第2膜，

形成半導體層及柵極絕緣層，所述半導體層在所述積層構造內于所述第1方向延伸，與所述多個犧牲層及所述多個絕緣層對向，

在形成所述半導體層及所述柵極絕緣層后，去除所述第1膜，由此在所述第1膜的兩側的所述多個絕緣層之間形成多個第1空洞，

在所述多個第1空洞形成多個第1導電層，

在形成所述第1導電層后，去除所述第2膜，由此在所述第2膜的兩側的所述多個絕緣層之間形成多個第2空洞，

在所述多個第2空洞形成多個第2導電層。

11.根據權利要求10所述的半導體存儲裝置的制造方法，其中

所述第1膜及所述第2膜中的任一個是多晶硅。

12.根據權利要求10所述的半導體存儲裝置的制造方法，其中

所述第1膜及所述第2膜中的任一個是SiN。