[發明專利]制造半導體器件的方法和半導體器件

在審

• 申請號: 202010150082.3
• 申請日: 2020-03-06
• 公開（公告）號: CN112447830A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 錢德拉謝卡爾·普拉卡什·薩萬特;蔡家銘;陳明德;余典衛
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/336;H01L29/78
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

一種半導體器件包括設置在溝道區域上方的柵極結構和源極/漏極區域。柵極結構包括位于溝道區域上方的柵極介電層、位于柵極介電層上方的第一功函調整層、位于第一功函調整層上方的第一屏蔽層、第一阻擋層以及金屬柵電極層。第一功函調整層由n型功函調整層組成并且包括鋁。第一屏蔽層由選自由金屬、金屬氮化物、金屬碳化物、硅化物、包含F、Ga、In、Zr、Mn和Sn中的一種或多種的層和含鋁層組成的組中的至少一種制成，含鋁層具有比第一功函調整層低的鋁濃度。本發明的實施例還涉及制造半導體器件的方法。

技術領域

本發明的實施例涉及制造半導體器件的方法和半導體器件。

背景技術

隨著集成電路越來越按比例縮小和對集成電路的速度的要求越來越高，晶體管需要具有越來越大的驅動電流和越來越小的尺寸。因此開發了鰭式場效應晶體管(FinFET)。FinFET包括位于襯底之上的垂直半導體鰭。半導體鰭用于形成源極區域和漏極區域以及位于源極區域和漏極區域之間的溝道區域。形成淺溝槽隔離(STI)區域以限定半導體鰭。FinFET還包括柵極堆疊件，該柵極堆疊件形成在半導體鰭的側壁和頂面上。由于FinFET具有三維溝道結構，因此對溝道進行離子注入工藝需要格外注意，以減少任何幾何效應。

發明內容

本發明的實施例提供了一種半導體器件，包括：柵極結構，設置在溝道區域上方；以及源極/漏極區域，其中：所述柵極結構包括：柵極介電層，位于所述溝道區域上方；第一功函調整層，位于所述柵極介電層上方；第一屏蔽層，位于所述第一功函調整層上方；第一阻擋層；和金屬柵電極層，所述第一功函調整層包括鋁，并且所述第一屏蔽層由選自由金屬、金屬氮化物、金屬碳化物、硅化物、包含F、Ga、In、Zr、Mn和Sn中的一種或多種的層和含鋁層組成的組中的至少一種制成，所述含鋁層具有比所述第一功函調整層低的鋁濃度。

本發明的另一實施例提供了一種半導體器件，包括：第一場效應晶體管(FET)，包括設置在第一溝道區域上方的第一柵極結構；以及第二場效應晶體管，包括設置在第二溝道區域上方的第二柵極結構，其中：所述第一場效應晶體管是n型場效應晶體管，并且所述第二場效應晶體管是p型場效應晶體管，并且所述第一柵極結構包括：柵極介電層；第一功函調整層，位于所述柵極介電層上方；第一屏蔽層，位于所述第一功函調整層上方；第一阻擋層；和金屬柵電極層，所述第一功函調整層包括鋁，所述第一屏蔽層由選自由金屬、金屬氮化物、金屬碳化物、硅化物、包含F、Ga、In、Zr、Mn和Sn中的一種或多種的層和含鋁層中的至少一種制成，所述含鋁層具有比所述第一功函調整層低的鋁濃度。

本發明的又一實施例提供了一種制造半導體器件的方法，包括：在由半導體材料制成的溝道區域上方形成柵極介電層；在所述柵極介電層上方形成第一功函調整層；在所述第一功函調整層上方形成第一屏蔽層；在所述第一屏蔽層上方形成金屬柵電極層，所述第一功函調整層包括鋁，并且所述第一屏蔽層由選自由金屬、金屬氮化物、金屬碳化物、硅化物、包含F、Ga、In、Zr、Mn和Sn中的一種或多種的層和含鋁層組成的組中的至少一種制成，所述含鋁層具有比所述第一功函調整層低的鋁濃度。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該強調，根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1A示出了根據本發明的實施例的半導體器件的截面圖，并且圖1B示出了根據本發明的實施例的半導體器件的立體圖。

圖2A、圖2B、圖2C和圖2D示出了根據本發明的實施例的半導體器件的順序制造工藝的各個階段的截面圖。

圖3A、圖3B、圖3C、圖3D、圖3E和圖3F示出了根據本發明的實施例的半導體器件的順序制造工藝的各個階段的截面圖。圖3G示出了根據本發明的實施例的制造半導體器件的工藝流程。

圖4示出了根據本發明的實施例的具有不同閾值電壓的多個FET的柵極結構。