[發(fā)明專利]非易失性存儲器結(jié)構(gòu)及其制造方法

在審

• 申請?zhí)枺?/td>: 202010148409.3
• 申請日: 2020-03-05
• 公開（公告）號: CN113363263A
• 公開（公告）日: 2021-09-07
• 發(fā)明（設(shè)計）人: 陳羿輝;林志豪
• 申請（專利權(quán)）人: 華邦電子股份有限公司
• 主分類號: H01L27/11568
• 分類號: H01L27/11568;H01L27/11573;H01L27/11575;H01L27/11578
• 代理公司: 北京同立鈞成知識產(chǎn)權(quán)代理有限公司 11205
• 代理人: 張娜;劉芳

本發(fā)明提供一種非易失性存儲器結(jié)構(gòu)及其制造方法。非易失性存儲器結(jié)構(gòu)包括基底、多個電荷存儲層、第一介電層與控制柵極。電荷存儲層位于基底上。相鄰兩個電荷存儲層之間具有開口。第一介電層位于電荷存儲層上與開口的表面上。位于開口中的第一介電層的底部剖面輪廓為兩側(cè)凹陷的輪廓。控制柵極位于第一介電層上，且填入開口。上述非易失性存儲器結(jié)構(gòu)可提升存儲器元件的電性效能。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)及其制造方法，尤其涉及一種非易失性存儲器結(jié)構(gòu)及其制造方法。

背景技術(shù)

由于非易失性存儲器(non-volatile memory)可進行多次數(shù)據(jù)的存入、讀取與擦除等操作，且具有當(dāng)電源供應(yīng)中斷時，所存儲的數(shù)據(jù)不會消失、數(shù)據(jù)存取時間短以及低消耗功率等優(yōu)點，所以已成為個人電腦和電子設(shè)備所廣泛采用的一種存儲器。然而，如何能夠進一步地提升存儲器元件的電性效能(electrical performance)為目前業(yè)界持續(xù)努力的目標(biāo)。

發(fā)明內(nèi)容

本發(fā)明提供一種非易失性存儲器結(jié)構(gòu)及其制造方法，其可提升存儲器元件的電性效能。

本發(fā)明提出一種非易失性存儲器結(jié)構(gòu)，包括基底、多個電荷存儲層、第一介電層與控制柵極。電荷存儲層位于基底上。相鄰兩個電荷存儲層之間具有開口。第一介電層位于電荷存儲層上與開口的表面上。位于開口中的第一介電層的底部剖面輪廓為兩側(cè)凹陷的輪廓。控制柵極位于第一介電層上，且填入開口。

本發(fā)明提出一種非易失性存儲器結(jié)構(gòu)的制造方法，包括以下步驟。在基底上形成多個電荷存儲層。相鄰兩個電荷存儲層之間具有開口。在電荷存儲層上與開口的表面上形成第一介電層。位于開口中的第一介電層的底部剖面輪廓為兩側(cè)凹陷的輪廓。在第一介電層上形成控制柵極。控制柵極填入開口。

基于上述，在本發(fā)明所提出的非易失性存儲器結(jié)構(gòu)及其制造方法中，由于位于開口中的第一介電層的底部剖面輪廓為兩側(cè)凹陷的輪廓，且控制柵極填入開口且位于具有凹陷輪廓的第一介電層上，因此可有效地提升控制柵極與電荷存儲層之間的耦合率，進而可提升存儲器元件的電性效能。

為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1為本發(fā)明一實施例的非易失性存儲器結(jié)構(gòu)的上視圖；

圖2A至圖2N為沿著圖1中的剖面線的非易失性存儲器結(jié)構(gòu)的制造流程剖面圖。

附圖標(biāo)號說明：

100：基底

102：柵介電材料層

102a：柵介電層

104：電荷存儲材料層

104a：電荷存儲層

106：硬掩膜層

106a：圖案化硬掩膜層

108、110、112、108a、110a、112a：掩膜層

114、138：溝渠

116、128、140、144：介電層

118：填充材料層

118a：填充層

120：側(cè)部結(jié)構(gòu)層

120a、142：側(cè)部結(jié)構(gòu)

122：隔離材料層

122a：隔離層

124、146：氣隙

126：開口

130：控制柵極