[發(fā)明專利]FIB倒切制備TEM樣品的方法

有效

• 申請?zhí)枺?/td>: 202010139073.4
• 申請日: 2020-03-03
• 公開（公告）號: CN111366428B
• 公開（公告）日: 2023-06-09
• 發(fā)明（設(shè)計(jì)）人: 林利昕
• 申請（專利權(quán)）人: 上海華力集成電路制造有限公司
• 主分類號: G01N1/28
• 分類號: G01N1/28;G01Q30/20
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 郭四華

本發(fā)明公開了一種FIB倒切制備TEM樣品的方法，包括：步驟一、將薄膜樣品粘接在樣品臺上；步驟二、采用FIB對薄膜樣品的遠(yuǎn)離樣品臺的第四側(cè)面進(jìn)行刻蝕直至露出圖形結(jié)構(gòu)；步驟三、采用FIB在第四側(cè)面上進(jìn)行劃線并刻蝕形成兩條凹槽線標(biāo)記；步驟四、在凹槽線標(biāo)記中填充金屬層形成金屬線標(biāo)記；步驟五、采用FIB對薄膜樣品的長邊對應(yīng)的第一側(cè)面進(jìn)行倒切的第二次刻蝕，終點(diǎn)位置由對應(yīng)的金屬線標(biāo)記確定；步驟六、采用FIB對薄膜樣品的長邊對應(yīng)的第二側(cè)面進(jìn)行倒切的第三次刻蝕，終點(diǎn)位置由對應(yīng)的金屬線標(biāo)記確定；由第二和第三次刻蝕都完成后的薄膜樣品組成TEM樣品。本發(fā)明能快速判斷樣品的厚度，大幅減少樣品厚度判斷的時間，從而減少整體的制樣時間。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體集成電路制造方法，特別涉及一種聚焦離子束(FocusedIon?Beam，F(xiàn)IB)倒切制備TEM樣品的方法。

背景技術(shù)

FIB在半導(dǎo)體芯片制造行業(yè)的失效分析領(lǐng)域常用來制備TEM樣品、標(biāo)記以及進(jìn)行線路修補(bǔ)。隨著半導(dǎo)體制程的縮小，需要制得的TEM樣品厚度也在不斷減小。為了防止圖形(pattern)的重疊，一般都會使用低kV清洗(low?kV?clean)的方法來減少表面非晶層，達(dá)到制備超薄樣品的目的，low?kV?clean的電壓通常為幾個kV如5kV或2kV。

在low?kV?clean的作用下，由于不能同時勻速的刻蝕半導(dǎo)體器件(device)層和半導(dǎo)體基底如硅(Si)基底，導(dǎo)致樣品制備產(chǎn)生窗簾(curtaining)效應(yīng)，造成樣品區(qū)域厚度的不均勻性，進(jìn)而導(dǎo)致局部細(xì)微結(jié)構(gòu)不能通過TEM觀察清楚，達(dá)不到最終分析目的。

樣品倒切是一種有效的制備超薄TEM樣品的方法，能夠避免low?kV?clean下產(chǎn)生的窗簾效應(yīng)，該方法是將TEM?lamella倒置，讓離子束刻蝕方向從硅基底到半導(dǎo)體器件層來減少窗簾效應(yīng)的產(chǎn)生，也即在倒切工藝中，離子束會先刻蝕硅基底，再刻蝕包括了各種圖形結(jié)構(gòu)如金屬圖形結(jié)構(gòu)的半導(dǎo)體器件層，從而能放置防止半導(dǎo)體器件層中的金屬圖形結(jié)構(gòu)對硅襯底的刻蝕產(chǎn)生窗簾效應(yīng)的影響。

但是由于倒切方法制備的最終樣品是上厚下薄的，無法通過常規(guī)的Si基底剩余量來判斷樣品的厚度，也即，現(xiàn)有倒切工藝方法中，先刻蝕硅基底再刻蝕半導(dǎo)體器件層時，硅基底和半導(dǎo)體器件層的厚度會不一致，現(xiàn)有方法通常是根據(jù)Si基底的剩余厚度來判斷所得到的TEM樣品的厚度，所需要分析的缺陷通常位于半導(dǎo)體器件層中，但是由于Si基底的厚度和半導(dǎo)體器件層的厚度不一致，故會使得TEM樣品的厚度和實(shí)際所需要的厚度不一致，不利于對半導(dǎo)體器件層中的缺陷的分析。因此樣品倒切過程中的厚度判斷成為超薄樣品制備的關(guān)鍵難題。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種FIB倒切制備TEM樣品的方法，能快速判斷樣品的厚度，大幅減少樣品厚度判斷的時間，從而減少整體的制樣時間。

為解決上述技術(shù)問題，本發(fā)明提供的FIB倒切制備TEM樣品的方法包括如下步驟：

步驟一、將薄膜樣品粘接在具有FIB和電子束的雙束系統(tǒng)的樣品臺上，所述薄膜樣品包括半導(dǎo)體襯底、形成于半導(dǎo)體襯底正面的具有圖形結(jié)構(gòu)的半導(dǎo)體器件層和保護(hù)層，所述薄膜樣品具有長方體結(jié)構(gòu)，所述薄膜樣品的底部表面為所述半導(dǎo)體襯底的底部表面，所述薄膜樣品的頂部表面為所述保護(hù)層的頂部表面，所述薄膜樣品包括由長和高組成的兩個相對的第一側(cè)面和第二側(cè)面以及由寬和高組成的兩個相對的第三側(cè)面和第四側(cè)面；所述第三側(cè)面靠近所述樣品臺的一側(cè)，所述第四側(cè)面遠(yuǎn)離所述樣品臺一側(cè)；所述樣品臺具有傾斜和轉(zhuǎn)動的功能。

步驟二、采用FIB對所述第四側(cè)面進(jìn)行第一次刻蝕直至在所述第四側(cè)面露出能判斷所需的TEM樣品的厚度的所述半導(dǎo)體器件層的圖形結(jié)構(gòu)。

步驟三、根據(jù)所述芯片的圖形結(jié)構(gòu)并采用FIB在所述第四側(cè)面上進(jìn)行劃線并刻蝕形成兩條凹槽線標(biāo)記(mark)，兩條所述凹槽線標(biāo)記都沿所述薄膜樣品的高的方向且平行，兩條所述凹槽線標(biāo)記之間的距離為所需的所述薄膜樣品的厚度，所述凹槽線標(biāo)記從所述半導(dǎo)體器件層延伸到所述半導(dǎo)體襯底中。