[發(fā)明專利]一種基于數(shù)據(jù)流解耦合的粗粒度可重構(gòu)陣列結(jié)構(gòu)設(shè)計(jì)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202010135772.1
• 申請(qǐng)日: 2020-03-02
• 公開（公告）號(hào): CN111475205B
• 公開（公告）日: 2023-03-17
• 發(fā)明（設(shè)計(jì)）人: 景乃鋒;洪途;張子涵;關(guān)寧;王琴;毛志剛;賀光輝;蔣劍飛;繩偉光
• 申請(qǐng)（專利權(quán)）人: 上海交通大學(xué);上海航天計(jì)算機(jī)技術(shù)研究所
• 主分類號(hào): G06F9/38
• 分類號(hào): G06F9/38;G06F12/1027
• 代理公司: 上海旭誠知識(shí)產(chǎn)權(quán)代理有限公司 31220
• 代理人: 鄭立

本發(fā)明公開了一種基于數(shù)據(jù)流解耦合的粗粒度可重構(gòu)陣列結(jié)構(gòu)設(shè)計(jì)方法以及解耦合單元，涉及計(jì)算機(jī)協(xié)處理器加速領(lǐng)域，通過對(duì)造成靜態(tài)CGRA中流水線停頓的數(shù)據(jù)流耦合現(xiàn)象歸納為訪存、控制等因素導(dǎo)致的數(shù)據(jù)流速率不同而產(chǎn)生的互相影響，進(jìn)行解耦合并設(shè)計(jì)解耦合單元，將其插入不同區(qū)域間耦合交互的位置，并將其作為統(tǒng)一的內(nèi)存訪問接口，優(yōu)化了不同形式的流水線停頓，提高了CGRA的性能和資源利用率。

技術(shù)領(lǐng)域

本發(fā)明涉及計(jì)算機(jī)協(xié)處理器加速領(lǐng)域，尤其涉及一種基于數(shù)據(jù)流解耦合的粗粒度可重構(gòu)陣列結(jié)構(gòu)設(shè)計(jì)方法。

背景技術(shù)

現(xiàn)有的粗粒度可重構(gòu)陣列(Coarse-Grained ReconfigurableArray,CGRA)通過可配置的處理單元(Processing Element,PE)以及互聯(lián)網(wǎng)絡(luò)實(shí)現(xiàn)應(yīng)用功能的映射。常見的粗粒度可重構(gòu)系統(tǒng)包括主機(jī)接口，控制器，存儲(chǔ)層次結(jié)構(gòu)以及PE陣列。主機(jī)接口完成CGRA與主控核之間的交互，比如從主核到CGRA的任務(wù)調(diào)度，CGRA到主核的任務(wù)完成信號(hào)等等。控制器完成任務(wù)在PE陣列上的調(diào)度，執(zhí)行前的陣列配置以及PE陣列狀態(tài)監(jiān)控等工作。存儲(chǔ)層次結(jié)構(gòu)為CGRA提供數(shù)據(jù)存儲(chǔ)空間。CGRA使PE陣列以空間流水線的方式工作，提高了計(jì)算的并行度。

CGRA根據(jù)在一個(gè)應(yīng)用的執(zhí)行期間能否進(jìn)行配置調(diào)度可以分為靜態(tài)的空間映射以及動(dòng)態(tài)的時(shí)空映射兩種。靜態(tài)CGRA由于去除了上下文調(diào)度的開銷具有更高的算力以及更低的面積功耗開銷，但由于空間映射難以抵抗動(dòng)態(tài)延時(shí)，容易產(chǎn)生流水線停頓導(dǎo)致性能下降。

靜態(tài)CGRA盡管在算力規(guī)模以及功耗面積開銷上具有優(yōu)勢(shì)，但由于在應(yīng)用的執(zhí)行過程中缺乏動(dòng)態(tài)調(diào)度，很容易受訪存、控制等原因?qū)е碌膭?dòng)態(tài)延時(shí)影響，出現(xiàn)流水線停頓，導(dǎo)致計(jì)算單元的利用率下降。

因此，本領(lǐng)域的技術(shù)人員致力于開發(fā)一種基于數(shù)據(jù)流解耦合的粗粒度可重構(gòu)陣列結(jié)構(gòu)設(shè)計(jì)方法，優(yōu)化靜態(tài)CGRA存在的流水線停頓問題并保持較高的資源利用率。

發(fā)明內(nèi)容

有鑒于現(xiàn)有技術(shù)的上述缺陷，本發(fā)明所要解決的技術(shù)問題是優(yōu)化靜態(tài)CGRA存在的流水線停頓問題，提高資源利用率。為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種基于數(shù)據(jù)流解耦合的粗粒度可重構(gòu)陣列結(jié)構(gòu)設(shè)計(jì)方法，包括以下步驟：

步驟1、對(duì)造成靜態(tài)CGRA中流水線停頓的數(shù)據(jù)流耦合現(xiàn)象進(jìn)行解耦合；

步驟2、設(shè)計(jì)解耦合單元；

步驟3、將所述解耦合單元插入不同區(qū)域間耦合交互的位置。

進(jìn)一步地，耦合現(xiàn)象包括具有相同數(shù)據(jù)生產(chǎn)者和消費(fèi)者的兩條數(shù)據(jù)流通路的不平衡路徑耦合現(xiàn)象、訪存延時(shí)長且可變導(dǎo)致的訪存與計(jì)算耦合現(xiàn)象、內(nèi)外層循環(huán)間耦合現(xiàn)象。

進(jìn)一步地，將去除內(nèi)存訪問和計(jì)算執(zhí)行之間非數(shù)據(jù)相關(guān)的依賴性擴(kuò)展為去除整個(gè)CGRA數(shù)據(jù)流圖中的非數(shù)據(jù)相關(guān)同步。

進(jìn)一步地，解耦合單元包括輕量級(jí)的存儲(chǔ)空間以及控制邏輯。

進(jìn)一步地，將解耦合單元作為訪存單元。

進(jìn)一步地，將解耦合單元作為CGRA內(nèi)存訪問接口。

進(jìn)一步地，解耦合單元被配置為解耦合單元對(duì)。

進(jìn)一步地，解耦合單元對(duì)的協(xié)同方式包括對(duì)齊模式和串聯(lián)模式。

進(jìn)一步地，解耦合單元以組的方式分布在CGRA四周。

本發(fā)明還公開了一種解耦合單元，按照上述方法進(jìn)行設(shè)計(jì)。

本發(fā)明通過將動(dòng)態(tài)延時(shí)產(chǎn)生的不必要的流水線停頓總結(jié)為控制、訪存等因素導(dǎo)致的不同速率數(shù)據(jù)流之間的耦合同步帶來的性能損失，通過統(tǒng)一的解耦合單元結(jié)構(gòu)對(duì)其進(jìn)行解耦合優(yōu)化，同時(shí)解耦合單元還具有內(nèi)存訪問接口的功能，幫助CGRA陣列完成內(nèi)存讀寫。因此，解耦合單元具有抽象一致性以及高硬件利用率，提高了CGRA的性能和資源利用率。