[發(fā)明專利]半導體結構及其形成方法

有效

• 申請?zhí)枺?/td>: 202010129505.3
• 申請日: 2020-02-28
• 公開（公告）號: CN113327856B
• 公開（公告）日: 2023-03-24
• 發(fā)明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造（天津）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/423
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜

一種半導體結構及其形成方法，形成方法包括：提供襯底；在襯底上形成第一半導體摻雜層；形成分立的半導體柱和隔離柱；形成橫跨半導體柱和隔離柱的初始柵極結構，初始柵極結構覆蓋半導體柱頂部和側壁、隔離柱頂部和側壁、以及半導體柱與隔離柱之間的第一半導體摻雜層；去除位于半導體柱頂部和半導體柱靠近頂部部分側壁的初始柵極結構，包圍半導體柱部分側壁的初始柵極結構作為柵極結構，位于隔離柱頂部和側壁、以及半導體柱和隔離柱之間第一半導體摻雜層上的初始柵極結構作為連接柵極；對半導體柱的頂部進行摻雜，形成第二半導體摻雜層；形成與位于隔離柱頂部的連接柵極相接觸的柵極插塞。本發(fā)明實施例有利于增大形成柵極插塞的工藝窗口。

技術領域

本發(fā)明實施例涉及半導體制造領域，尤其涉及一種半導體結構及其形成方法。

背景技術

隨著半導體制造技術的飛速發(fā)展，半導體器件朝著更高的元件密度，以及更高集成度的方向發(fā)展，半導體工藝節(jié)點遵循摩爾定律的發(fā)展趨勢不斷減小。晶體管作為最基本的半導體器件目前正被廣泛應用，因此隨著半導體器件的元件密度和集成度的提高，為了適應工藝節(jié)點的減小，不得不斷縮短晶體管的溝道長度。

晶體管溝道長度的縮短具有增加芯片的管芯密度，增加開關速度等好處。然而隨著溝道長度的縮短，晶體管源極與漏極間的距離也隨之縮短，柵極對溝道的控制能力變差，使亞閾值漏電(subthreshold leakage)現象，即所謂的短溝道效應(short-channeleffects，SCE)更容易發(fā)生，晶體管的溝道漏電流增大。

因此，為了更好的適應器件尺寸按比例縮小的要求，半導體工藝逐漸開始從平面晶體管向具有更高功效的三維立體式的晶體管過渡，如全包圍柵極 (Gate-all-around，GAA)晶體管。全包圍柵極晶體管中，柵極從四周包圍溝道所在的區(qū)域，與平面晶體管相比，全包圍柵極晶體管的柵極對溝道的控制能力更強，能夠更好的抑制短溝道效應。全包圍柵極晶體管包括橫向全包圍柵極 (Lateral Gate-all-around，LGAA)晶體管和垂直全包圍柵極(Vertical Gate-all-around，VGAA)晶體管，其中，VGAA的溝道在垂直于襯底表面的方向上延伸，有利于提高半導體結構的面積利用效率，因此有利于實現更進一步的特征尺寸縮小。

發(fā)明內容

本發(fā)明實施例解決的問題是提供一種半導體結構及其形成方法，增大形成柵極插塞的工藝窗口。

為解決上述問題，本發(fā)明實施例提供一種半導體結構的形成方法，包括：提供襯底；在所述襯底上形成第一半導體摻雜層；形成分立于所述第一半導體摻雜層上的半導體柱和隔離柱；形成橫跨半導體柱和隔離柱的初始柵極結構，初始柵極結構覆蓋所述半導體柱頂部和側壁、隔離柱頂部和側壁、以及半導體柱與隔離柱之間的第一半導體摻雜層；去除位于半導體柱的頂部和半導體柱靠近頂部的部分側壁的初始柵極結構，包圍半導體柱部分側壁的剩余初始柵極結構用于作為柵極結構，位于隔離柱頂部和側壁、以及半導體柱和隔離柱之間的第一半導體摻雜層上的剩余初始柵極結構用于作為連接柵極；對所述半導體柱的頂部進行摻雜，形成第二半導體摻雜層；在形成第二半導體摻雜層、以及形成所述柵極結構和連接柵極之后，形成與位于所述隔離柱頂部的連接柵極相接觸的柵極插塞。

相應的，本發(fā)明實施例還提供一種半導體結構，包括：襯底；第一半導體摻雜層，位于所述襯底上；分立于所述第一半導體摻雜層上的半導體柱和隔離柱；第二半導體摻雜層，位于所述半導體柱的頂部；橫跨所述半導體柱和隔離柱的初始柵極結構，初始柵極結構覆蓋半導體柱的部分側壁、隔離柱頂部與側壁、以及半導體柱與隔離柱之間第一半導體摻雜層；其中，包圍所述半導體柱的部分側壁的初始柵極結構作為柵極結構，所述柵極結構暴露出所述第二半導體摻雜層；位于所述隔離柱頂部和側壁、以及半導體柱與隔離柱之間第一半導體摻雜層上的初始柵極結構作為連接柵極；柵極插塞，位于隔離柱的頂部上且與位于所述隔離柱頂部的連接柵極相接觸。

與現有技術相比，本發(fā)明實施例的技術方案具有以下優(yōu)點：