[發明專利]一種用于JESD204B接口的SERDES模塊

在審

• 申請號: 202010124000.8
• 申請日: 2020-02-27
• 公開（公告）號: CN111342835A
• 公開（公告）日: 2020-06-26
• 發明（設計）人: 王玉軍;胡俊超
• 申請（專利權）人: 成都泰格微電子研究所有限責任公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 成都巾幗知識產權代理有限公司 51260
• 代理人: 邢偉

本發明公開了一種用于JESD204B接口的SERDES模塊，包括發送端組件和接收端組件，所述發送端組件包括輸入寄存器、8b/10b編碼器、并串轉換器和發送器；所述接收端組件包括輸出寄存器、8b/10b解碼器、Comma檢測器、串并轉換器、時鐘數據恢復器和接收器；所述SERDES模塊還包括PLL頻率合成器，用于對外部輸入的基準時鐘信號進行PLL頻率合成，產生發射端組件和接收端組件所需的時鐘信號，為發射端組件和接收端組件提供時鐘基礎。本發明的SerDes模塊采用差分方式傳送數據，能夠有效降低數據傳輸過程中的干擾噪聲；基于調諧功能的均衡器，能夠同時增加或者減小電容和電阻的值，兼顧零點與增益，實現均衡濾波單元的調諧。

技術領域

本發明涉及高速ADC的JESD204B接口，特別是涉及一種用于JESD204B接口的SERDES模塊。

背景技術

隨著數模轉換器的轉換速率越來越高，JESD204B 串行接口已經越來越多地廣泛用在數模轉換器上。JESD204 是基于SerDes 的串行接口標準，主要用于數模轉換器和邏輯器件之間的數據傳輸，其最早的版本是JESD204A, 現在是JESD204B subclass0,subclass1, subclass2 區別主要在于其對同步和鏈路間固定時差的測量。目前市場上比較多地數模轉換器接口是JESD204B subclass1。其最大傳輸速率可達12.5Gbps,支持多鏈路和多器件同步以及固定時差的測量。

在JESD204 接口出現以前，數模轉換器的數字接口絕大多數是差分LVDS 的接口，這就造成了布板的困難，當PCB 的密度很大的時候就需要增加板層從而造成印制板的成本上升。

發明內容

本發明的目的在于克服現有技術的不足，提供一種用于JESD204B接口的SERDES模塊，有效減少數據輸出的差分對，并有效降低數據傳輸過程中的干擾噪聲。

本發明的目的是通過以下技術方案來實現的：一種用于JESD204B接口的SERDES模塊，其特征在于：包括發送端組件和接收端組件，所述發送端組件包括輸入寄存器、8b/10b編碼器、并串轉換器和發送器；所述接收端組件包括輸出寄存器、8b/10b解碼器、Comma檢測器、串并轉換器、時鐘數據恢復器和接收器；

在發送端組件中：

所述8b/10b編碼器，用于通過輸入寄存器接收上層協議芯片發送過來的字節信號，并將字節信號映射成直流平衡的10位8b/10b 編碼，傳輸給并串轉換器；

所述并串轉換器，用于將10位編碼結果串行化，得到CMOS電平的高速串行碼流傳輸給發送器；

所述發送器，用于將CMOS電平的高速串行碼流轉換成抗噪聲能力較強的差分信號，并對外進行發送；

在接收端組件中：

所述接收器，用于將接收到的差分信號還原為 CMOS 電平的串行信號，傳輸給時鐘數據恢復器；

所述時鐘數據恢復器，用于從串行信號中抽取時鐘信息，完成對串行數據的最佳采樣；

所述串并轉換器，用于利用 CDR 恢復的時鐘，將串行信號轉換成 10 位的并行數據；

所述Comma檢測器，用于檢測特殊的Comma 字符，調整字邊界，得到字邊界正確的并行數據；

所述8b/10b解碼器，用于將字邊界正確的并行數據進行8b/10b 解碼，還原為字節信號，經輸出寄存器傳送到上層協議芯片。

其中，所述SERDES模塊還包括PLL頻率合成器，用于對外部輸入的基準時鐘信號進行PLL頻率合成，產生發射端組件和接收端組件所需的時鐘信號，為發射端組件和接收端組件提供時鐘基礎。