[發明專利]晶片外驅動器結構

在審

• 申請號: 202010119712.0
• 申請日: 2020-02-26
• 公開（公告）號: CN112670283A
• 公開（公告）日: 2021-04-16
• 發明（設計）人: 劉芳妏;呂增富
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L27/02
• 代理公司: 北京中譽威圣知識產權代理有限公司 11279
• 代理人: 席勇;董云海

本發明公開了一種晶片外驅動器結構，包含多個上拉晶體管、多個下拉晶體管、多個第一類型的第一區域、多個第二類型的第二區域，以及多個電阻元件。第一區域和第二區域交錯形成靜電保護電路。多個電阻元件中的一個耦接上拉晶體管中的一個或下拉晶體管中的一個。電阻元件配置在第一區域和第二區域之間。通過設置電阻元件在靜電保護二極管的P型摻雜區和N型摻雜區之間，可減少晶片外驅動器電路的整體布局面積。

技術領域

本發明是有關于一種晶片外驅動器(off chip driver，OCD)結構，且特別是具有靜電保護電路的晶片外驅動器結構。

背景技術

一般在輸入輸出墊片(input/output pad)的設計中，靜電放電(electrostaticdischarge，ESD)保護電路和晶片外驅動器(off chip driver，OCD)電路通常以圍繞墊片的方式設置，且為了充足的靜電放電保護表現及驅動訊號的能力而具有較大布局面積。

隨著先進技術中晶片尺寸的縮小，由于布局面積的限制，靜電放電保護電路和晶片外驅動器的布局設計更加困難。因此，如何在有效保護內部電路的同時減小布局面積是本領域的重要課題。

發明內容

本發明的目的在于提供一種晶片外驅動器結構，其可減少晶片外驅動器電路的整體布局面積。

本發明的一實施例是關于一種晶片外驅動器結構。晶片外驅動器結構包含多個上拉晶體管、多個下拉晶體管、多個第一類型的第一區域、多個第二類型的第二區域，以及多個電阻元件。第一區域和第二區域交錯形成靜電保護電路。多個電阻元件中的一個耦接上拉晶體管中的一個或下拉晶體管中的一個。電阻元件配置在第一區域和第二區域之間。

在部分實施例中，電阻元件由多晶硅或金屬構成。

在部分實施例中，電阻元件由多晶硅或金屬構成，電阻中每一個的電阻值是能根據多晶硅和金屬的長度比例而調整的。

在部分實施例中，晶片外驅動器結構還包含多個淺溝槽隔離結構，配置在第一區域和第二區域之間，其中電阻元件設置在淺溝槽隔離結構之上。

在部分實施例中，第一區域、第二區域和淺溝槽隔離結構設置在第一層，電阻元件設置在不同于第一層的第二層。

在部分實施例中，第一區域、第二區域、淺溝槽隔離結構和電阻元件為在第一方向上延伸而互相平行的條狀區域。

在部分實施例中，在垂直于第一方向的第二方向上，第一區域和第二區域以交錯方式設置。

在部分實施例中，在垂直于第一方向的第二方向上，第一區域和第二區域中每一個被淺溝槽隔離結構夾在中間。

在部分實施例中，在垂直于第一方向的第二方向上，淺溝槽隔離結構中每一個被第一區域中的一個和第二區域中的一個夾在中間。

在部分實施例中，耦接至上拉晶體管的電阻元件設置在用以接收第一電壓的第二區域與耦接至墊片的第一區域之間，耦接至下拉晶體管的電阻元件設置在用以接收第二電壓的第一區域與耦接至墊片的第二區域之間。

綜上所述，本發明的晶片外驅動器結構通過應用于上述各個實施例中，通過設置電阻元件在靜電保護二極管的P型摻雜區和N型摻雜區之間，可減少晶片外驅動器電路的整體布局面積。

附圖說明

圖1是根據本發明的部分實施例所繪示的一種晶片外驅動器的電路示意圖。

圖2是根據本發明的部分實施例所繪示的一種具有靜電保護二極管的上拉電路的示意圖。

圖3是根據本發明的圖2實施例所繪示的一種靜電保護二極管的剖面圖。

圖4是根據本發明的部分實施例所繪示的一種具有靜電保護二極管的下拉電路的示意圖。