[發明專利]半導體器件及其制造方法

有效

• 申請號: 202010116394.2
• 申請日: 2020-02-25
• 公開（公告）號: CN111293038B
• 公開（公告）日: 2022-11-25
• 發明（設計）人: 于濤
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/762;H01L29/423
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供了一種半導體器件及其制造方法，所述半導體器件的制造方法包括：提供一襯底；形成第一多晶硅層于部分所述襯底上；采用熱氧化工藝形成第一氧化層于所述第一多晶硅層的表面，所述第一多晶硅層的底部邊緣翹起，以使得所述第一多晶硅層的底部邊緣上的所述第一氧化層與所述襯底之間形成縫隙；采用化學氣相沉積工藝形成第二氧化層，所述第二氧化層將所述縫隙填滿；以及，形成第二多晶硅層于至少部分所述襯底上，所述第二多晶硅層將所述第一氧化層和所述第二氧化層掩埋在內。本發明的技術方案避免了導致第二多晶硅層產生鳥嘴缺陷，進而避免降低擊穿電壓，從而避免導致半導體器件的失效。

技術領域

本發明涉及集成電路制造領域，特別涉及一種半導體器件及其制造方法。

背景技術

BCD工藝把雙極晶體管(Bipolar)器件、CMOS(互補金屬氧化物半導體)器件和DMOS(雙擴散金屬氧化物半導體)器件同時制作在同一芯片上，綜合了雙極器件高跨導、強負載驅動能力以及CMOS器件集成度高、低功耗的優點，同時還有DMOS器件抗高壓、大電流和強驅動的能力，使其互相取長補短，發揮各自的優點；而BCD與eflash(嵌入式閃存器件)工藝相結合，使得器件更加適用于系統要求芯片具有小尺寸、高性能和高可靠性的應用。

其中，在形成BCD與eflash結合的工藝中的PPS(多晶硅-多晶硅-襯底，Poly-Poly-Substrate)電容結構和PIP(多晶硅-絕緣體-多晶硅，Poly-Insulator-Poly)電容結構時，在襯底上形成第一多晶硅層之后，會采用熱氧化工藝在第一多晶硅層的表面(包含頂表面和側壁)形成氧化硅介質層，但是，熱氧化工藝會導致第一多晶硅層的底部邊緣因氧化過快而造成邊緣翹起，進而導致在后續形成第二多晶硅層時，部分的第二多晶硅層會填充于第一多晶硅層的底部的邊緣翹起的縫隙中，形成″鳥嘴″缺陷。如圖1所示，部分的第二多晶硅層12形成于第一多晶硅層11的底部的邊緣翹起的縫隙中，形成鳥嘴缺陷13。而鳥嘴缺陷13會導致此處電場增強，降低擊穿電壓，進而導致半導體器件的失效。

因此，如何對PPS電容結構和PIP電容結構的形成工藝進行改進，以避免產生鳥嘴缺陷，進而避免降低擊穿電壓是目前相關半導體器件的制造過程中亟需解決的問題。

發明內容

本發明的目的在于提供一種半導體器件及其制造方法，避免導致第二多晶硅層產生鳥嘴缺陷，進而避免降低擊穿電壓，從而避免導致半導體器件的失效。

為實現上述目的，本發明提供了一種半導體器件的制造方法，包括：

提供一襯底；

形成第一多晶硅層于部分所述襯底上；

采用熱氧化工藝形成第一氧化層于所述第一多晶硅層的表面，所述第一多晶硅層的底部邊緣翹起，以使得所述第一多晶硅層的底部邊緣上的所述第一氧化層與所述襯底之間形成縫隙；

采用化學氣相沉積工藝形成第二氧化層，所述第二氧化層將所述縫隙填滿；以及，

形成第二多晶硅層于至少部分所述襯底上，所述第二多晶硅層將所述第一氧化層和所述第二氧化層掩埋在內。

可選的，所述襯底中具有至少一個淺溝槽隔離結構，所述第一多晶硅層形成于所述淺溝槽隔離結構上；或者，所述襯底中具有至少兩個淺溝槽隔離結構，所述第一多晶硅層形成于兩個相鄰的所述淺溝槽隔離結構之間的所述襯底上。

可選的，當所述第一多晶硅層形成于兩個相鄰的所述淺溝槽隔離結構之間的所述襯底上時，所述第一多晶硅層與所述襯底之間還形成有第一介質層。

可選的，所述第一多晶硅層中摻雜有雜質離子。

可選的，所述第一氧化層還形成于所述淺溝槽隔離結構以外的所述襯底上。

可選的，形成填滿所述縫隙的所述第二氧化層的步驟包括：