[發(fā)明專利]半導(dǎo)體元件的制造方法以及等離子體處理裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202010115040.6
• 申請(qǐng)日: 2020-02-25
• 公開（公告）號(hào): CN111799173A
• 公開（公告）日: 2020-10-20
• 發(fā)明（設(shè)計(jì)）人: 三浦真;石井洋平;酒井哲;前田賢治
• 申請(qǐng)（專利權(quán)）人: 株式會(huì)社日立高新技術(shù)
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336;H01L29/78;H01L21/67;H01J37/32
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 齊秀鳳

本發(fā)明提供一種半導(dǎo)體元件的制造方法以及等離子體處理裝置。在具有SiGe溝道的半導(dǎo)體元件的制造工序中，能夠不對(duì)SiGe溝道造成損傷地形成保護(hù)SiGe溝道的Si偏析層。半導(dǎo)體元件的制造方法包括：第1工序，對(duì)至少具有硅層和在硅層上形成的硅鍺層的半導(dǎo)體基板實(shí)施基于第1條件的等離子體處理而使硅鍺層露出；以及第2工序，對(duì)半導(dǎo)體基板實(shí)施基于第2條件的等離子體處理而使硅偏析至露出的硅鍺層的表面，第1條件是能夠?qū)桄N層或與硅鍺層相鄰的層進(jìn)行蝕刻的條件，第2條件是實(shí)施氫等離子體處理的條件，第1工序以及第2工序在同一等離子體處理裝置的處理室內(nèi)連續(xù)進(jìn)行。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體元件的制造方法以及等離子體處理裝置。

背景技術(shù)

為了不斷地使集成電路芯片的功能、性能提高，晶體管的微細(xì)化不可或缺。為了實(shí)現(xiàn)晶體管的微細(xì)化，除了減小加工尺寸之外，還進(jìn)行了用于實(shí)現(xiàn)微細(xì)化后的晶體管的性能提高的關(guān)于元件的構(gòu)造、材料的各種研究。例如，可舉出向金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET：Metal Oxide Semiconductor Field Effect Transistor)中的源極/漏極區(qū)域的應(yīng)變的導(dǎo)入、高介電柵極絕緣膜以及金屬的導(dǎo)入、從平面(Planar)型導(dǎo)入鰭(Fin)型那樣的新構(gòu)造等。

鰭型FET通過用柵極覆蓋具有三維構(gòu)造的鰭型溝道的周圍來提高柵極的控制性，能夠抑制由伴隨晶體管的微細(xì)化的柵極長度的縮小引起的短溝道效應(yīng)(即，漏電流的增大)。若微細(xì)化進(jìn)一步發(fā)展，則可以設(shè)想溝道為線狀或片狀的層疊體且其周圍被柵極覆蓋的環(huán)繞柵極型FET(GAA：Gate All Around)。認(rèn)為在這樣的溝道構(gòu)造的變化中也伴隨著溝道材料的變化。這是因?yàn)椋S著晶體管的電源電壓(漏極電壓)的縮放而導(dǎo)通電流/截止電流比減少，或者隨著伴隨微細(xì)化的接觸電阻等寄生電阻的增大而導(dǎo)通電流減少，因此在低電場區(qū)域的導(dǎo)通電流的增大成為課題。例如，與硅(Si)相比載流子遷移率高的砷化銦鎵(InGaAs)等III-V化合物、鍺(Ge)等IV族半導(dǎo)體材料的導(dǎo)入被視為有前景。特別是，硅鍺(SiGe)除了空穴的遷移率比Si高這樣的特性以外，還容易與Si晶格匹配，因此能夠向SiGe溝道內(nèi)部導(dǎo)入應(yīng)變，從而能夠期待進(jìn)一步的遷移率的提高。因此，作為鰭型FET或者GAA型FET的p型溝道的材料，期待導(dǎo)入SiGe。

然而，SiGe溝道具有與柵極絕緣膜的界面的特性差這樣的課題。SiGe表面的Ge原子的懸空鍵(dangling bond)難以由氫原子形成終端，因此在SiGe表面存在較多的懸空鍵，成為載流子的陷阱中心。陷阱成為漏電流的原因，并且誘發(fā)載流子散射而成為載流子遷移率降低的主要原因。因此，提出了用于提高SiGe溝道與柵極絕緣膜的界面特性的方法。

專利文獻(xiàn)1、非專利文獻(xiàn)1公開了在SiGe溝道上通過外延生長法形成Si保護(hù)膜的技術(shù)(第1現(xiàn)有技術(shù))。專利文獻(xiàn)2、非專利文獻(xiàn)2公開了如下內(nèi)容：為了在SiGe溝道上形成硅薄膜，在SiGe上形成硅氧化膜后，通過進(jìn)行熱處理而使SiGe/硅氧化膜界面處的Si組成增大，由此形成實(shí)質(zhì)上的硅薄膜(第2現(xiàn)有技術(shù))。在非專利文獻(xiàn)3中，通過對(duì)堆積在Si上的Ge表面照射原子狀氫而形成Ge與H的鍵，然后通過施加200℃～350℃程度的熱處理，在表面處能量不穩(wěn)定的Ge-H鍵中發(fā)生Si與G的置換，表現(xiàn)出更穩(wěn)定的Si-H鍵的比例增大這樣的實(shí)驗(yàn)結(jié)果(第3現(xiàn)有技術(shù))。

在先技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1：美國專利申請(qǐng)公開第2016/0190286號(hào)說明書

專利文獻(xiàn)2：美國專利申請(qǐng)公開第2018/0026100號(hào)說明書

非專利文獻(xiàn)

非專利文獻(xiàn)1：G.Tsutsui et al.，“Leakage aware Si/SiGe CMOS FinFET forlow power applications”，Proceedings of VLSI Symposium 2018，2018年，pp.87～88