[發明專利]半導體存儲裝置在審

申請號：	202010113935.6	申請日：	2020-02-20
公開（公告）號：	CN112420710A	公開（公告）日：	2021-02-26
發明（設計）人：	韓業飛;諸岡哲;大谷紀雄	申請（專利權）人：	鎧俠股份有限公司
主分類號：	H01L27/11519	分類號：	H01L27/11519;H01L27/11524;H01L27/11529;H01L27/11548;H01L27/11556;H01L27/11565;H01L27/1157;H01L27/11573;H01L27/11575;H01L27/11582
代理公司：	永新專利商標代理有限公司 72002	代理人：	徐殿軍
地址：	日本***	國省代碼：	暫無信息
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	半導體存儲裝置
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

實施方式提供能夠實現電氣特性的改善的半導體存儲裝置。實施方式的半導體存儲裝置具有第1布線、第2布線、第1溝道部、第2溝道部、第1電荷儲存部、第2電荷儲存部、第1絕緣部、第2絕緣部和第3絕緣部。上述第1絕緣部包括設在上述第1電荷儲存部的至少一部分與上述第2電荷儲存部的至少一部分之間的部分，沿第1方向延伸。上述第2絕緣部設在上述第1絕緣部與上述第1布線之間，在上述第1方向上與上述第1電荷儲存部相鄰的位置處沿上述第1方向延伸。上述第3絕緣部設在上述第2布線與上述第1絕緣部之間，在上述第1方向上與上述第2電荷儲存部相鄰的位置處沿上述第1方向延伸。

本申請主張以日本專利申請2019－151439號(申請日：2019年8月21日)為基礎申請的優先權。本申請通過參照而引用該基礎申請的全部內容。

技術領域

本發明的實施方式涉及半導體存儲裝置。

背景技術

提出了具有交替地層疊有絕緣膜和字線的層疊體和將該層疊體貫通的半導體柱的半導體存儲裝置。

可是，半導體存儲裝置被期待電氣特性的進一步的改善。

發明內容

本發明的目的是提供一種能夠實現電氣特性的改善的半導體存儲裝置。

技術方案的半導體存儲裝置具有第1布線、第2布線、第1溝道部、第2溝道部、第1電荷儲存部、第2電荷儲存部、第1絕緣部、第2絕緣部和第3絕緣部。上述第1布線，沿第1方向延伸。上述第2布線在與上述第1方向交叉的第2方向上與上述第1布線相鄰，沿上述第1方向延伸。上述第1溝道部設在上述第1布線與上述第2布線之間，沿與上述第1方向及上述第2方向交叉的第3方向延伸。上述第2溝道部設在上述第1布線與上述第2布線之間，在上述第2方向上與上述第1溝道部相鄰，沿上述第3方向延伸。上述第1電荷儲存部設在上述第1布線與上述第1溝道部之間。上述第2電荷儲存部設在上述第2布線與上述第2溝道部之間。上述第1絕緣部包括設在上述第1電荷儲存部的至少一部分與上述第2電荷儲存部的至少一部分之間的部分，沿上述第1方向延伸。上述第2絕緣部設在上述第1布線與上述第1絕緣部之間，在上述第1方向上與上述第1電荷儲存部相鄰的位置處沿上述第1方向延伸。上述第3絕緣部設在上述第2布線與上述第1絕緣部之間，在上述第1方向上與上述第2電荷儲存部相鄰的位置處沿上述第1方向延伸。

附圖說明

圖1是表示第1實施方式的半導體存儲裝置的結構的立體圖。

圖2是沿著圖1中所示的層疊體的F2－F2線的剖面圖。

圖3是沿著圖2中所示的層疊體的F3－F3線的剖面圖。

圖4是沿著圖2中所示的層疊體的F4－F4線的剖面圖。

圖5A是表示第1實施方式的半導體存儲裝置的制造工序的一部分的剖面圖。

圖5B是表示第1實施方式的半導體存儲裝置的制造工序的一部分的剖面圖。

圖5C是表示第1實施方式的半導體存儲裝置的制造工序的一部分的剖面圖。

圖5D是表示第1實施方式的半導體存儲裝置的制造工序的一部分的剖面圖。

圖5E是表示第1實施方式的半導體存儲裝置的制造工序的一部分的剖面圖。

圖5F是表示第1實施方式的半導體存儲裝置的制造工序的一部分的剖面圖。

圖5G是表示第1實施方式的半導體存儲裝置的制造工序的一部分的剖面圖。