[發明專利]半導體存儲裝置及其制造方法

在審

• 申請號: 202010108718.8
• 申請日: 2020-02-21
• 公開（公告）號: CN112447735A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 太田健介;齋藤真澄;佐久間究
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L27/11519
• 分類號: H01L27/11519;H01L27/11524;H01L27/11565;H01L27/1157
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

1.一種半導體存儲裝置，具備：

襯底；

多個導電層，配置在與所述襯底交叉的第1方向且在與所述第1方向交叉的第2方向上分別延伸；

第1半導體層，在所述第1方向上延伸且與所述多個導電層對向；

存儲部，設置在所述第1半導體層與所述多個導電層之間，與所述第1半導體層及所述多個導電層的一部分一起構成存儲單元；及

驅動電路，驅動所述存儲單元；且

所述多個導電層遍及以下區域形成：

第1區域，配置著所述多個存儲單元；

第2區域，設置在比所述第1區域更靠所述第2方向的端部；及

第3區域，與所述第1區域及所述第2區域不同；

且位于所述第3區域的部分與位于所述第1區域及所述第2區域的部分絕緣分離，

所述驅動電路設置在所述第3區域，且具備：

第2半導體層，在所述第1方向上貫通所述多個導電層且在所述第1方向上延伸；及

絕緣層，設置在所述第2半導體層與所述多個導電層之間；

所述第2半導體層的一端經由布線與所述第2區域的所述多個導電層連接，另一端與所述襯底連接。

2.根據權利要求1所述的半導體存儲裝置，其中

所述第3區域相對于所述第2區域設置在沿與所述第1方向及所述第2方向交叉的第3方向鄰接的位置，

將所述第2半導體層的一端與所述第2區域的所述多個導電層連接的布線在所述第3方向上延伸。

3.根據權利要求1所述的半導體存儲裝置，其中

所述第3區域相對于所述第1區域設置在沿與所述第1方向及所述第2方向交叉的第3方向鄰接的位置。

4.根據權利要求1所述的半導體存儲裝置，其中

所述第3區域中所述多個導電層的與所述絕緣層對向的端部在所述第1方向上連接。

5.根據權利要求1所述的半導體存儲裝置，其中

所述第2區域具有：

所述多個導電層的所述第2方向的端部越靠近所述襯底則越遠離所述第1區域的階梯狀的接點部、及

一端連接在所述接點部，另一端朝遠離所述襯底的朝向延伸的接點，

所述第2半導體層的一端經由所述布線與所述接點的所述另一端連接。

6.一種半導體存儲裝置，具備：

襯底；

多個導電層，配置在與所述襯底交叉的第1方向且在與所述第1方向交叉的第2方向上分別延伸；

第1構造，在所述第1方向上延伸且與所述多個導電層對向；及

第2構造，在所述第1方向上延伸且與所述多個導電層對向；

所述多個導電層具有：

第1區域，配置著所述第1構造；

第2區域，設置在比所述第1區域更靠所述第2方向的端部；及

第3區域，與所述第1區域及所述第2區域絕緣，且配置著所述第2構造；且

所述第1構造具有：

第1半導體層，在所述第1方向上延伸且與所述多個導電層對向；及

存儲部，設置在所述第1半導體層與所述多個導電層之間，與所述第1半導體層及所述多個導電層的一部分一起構成存儲單元；

所述第2構造具有：

第2半導體層，在所述第1方向上延伸且與所述多個導電層對向；及

絕緣層，設置在所述第2半導體層與所述多個導電層之間；

所述第2構造的一端經由布線與所述第2區域的所述多個導電層連接，另一端與形成在所述襯底的電路連接。

7.根據權利要求6所述的半導體存儲裝置，其中

所述多個導電層通過在所述第1方向及第2方向上延伸的多個絕緣部，在與所述第1方向及所述第2方向交叉的第3方向上絕緣分離，

所述經分離的各多個導電層的所述第1區域及第2區域與所述第1構造一起構成存儲塊。

8.根據權利要求7所述的半導體存儲裝置，其中

所述多個導電層的所述第3區域對應于所述各存儲塊而設置，且以與對應的存儲塊的所述第2區域在所述第3方向上排列的方式配置。