[發(fā)明專(zhuān)利]像素電路、顯示面板及改善顯示面板低灰階均勻性的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010107884.6
• 申請(qǐng)日: 2020-02-21
• 公開(kāi)（公告）號(hào): CN111179838A
• 公開(kāi)（公告）日: 2020-05-19
• 發(fā)明（設(shè)計(jì)）人: 周帥;薛炎;韓佰祥
• 申請(qǐng)（專(zhuān)利權(quán)）人: 深圳市華星光電半導(dǎo)體顯示技術(shù)有限公司
• 主分類(lèi)號(hào): G09G3/3208
• 分類(lèi)號(hào): G09G3/3208
• 代理公司: 深圳紫藤知識(shí)產(chǎn)權(quán)代理有限公司 44570
• 代理人: 李新干

本發(fā)明提供一種像素電路、顯示面板及改善顯示面板低灰階均勻性的方法像素電路，所述像素電路包括第一薄膜晶體管、第二薄膜晶體管以及電阻線，所述第一薄膜晶體管的柵極連接第一節(jié)點(diǎn)，所述第一薄膜晶體管的漏極接入電源電壓，所述第一薄膜晶體管的源極為驅(qū)動(dòng)信號(hào)輸出端，所述第二薄膜晶體管的柵極連接寫(xiě)入信號(hào)線，所述第二薄膜晶體管的漏極連接數(shù)據(jù)信號(hào)線，所述第二薄膜晶體管的源極連接第二節(jié)點(diǎn)；所述電阻線連接于所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之間。通過(guò)增大開(kāi)關(guān)薄膜晶體管的源極與驅(qū)動(dòng)薄膜晶體管的柵極之間的電阻線的電阻值，可以有效降低饋通(feedthrough)效應(yīng)的影響，改善顯示面板的低灰階的均勻性，提升顯示面板的品質(zhì)。

技術(shù)領(lǐng)域

本申請(qǐng)涉及顯示技術(shù)領(lǐng)域，尤其涉及一種像素電路、顯示面板及改善顯示面板低灰階均勻性的方法。

背景技術(shù)

目前，面板各點(diǎn)亮度的均勻性是衡量面板品質(zhì)的重要標(biāo)準(zhǔn)。在不同的亮度灰階下，面板亮度的均勻性也各不相同。灰階越低，輸入的信號(hào)電壓也越低，更易受到其他因素的干擾，均勻性也就越差。因此，改善低灰階面板的均勻性對(duì)面板品質(zhì)的評(píng)價(jià)具有重要影響。

如圖1所示，對(duì)于3T1C像素電路，在影響面板均勻性的眾多因素之中，SwitchingTFT(開(kāi)關(guān)薄膜晶體管)在WR(寫(xiě)入信號(hào)線)關(guān)閉階段，feedthrough效應(yīng)(feedthrough，饋通)會(huì)直接作用于Driving TFT(驅(qū)動(dòng)薄膜晶體管)的Gate端(Gate，柵極)，引起Driving TFT Vg下降，導(dǎo)致TFT Vg-Vs減小，使得通過(guò)OLED的電流產(chǎn)生波動(dòng)，造成亮度發(fā)生變化。

Feedthrough是指在WR關(guān)閉，Switching TFT Gate端電壓突變降低時(shí)，因TFT內(nèi)部尤其是Gate與Source端(Source，源極)間寄生電容Cgs的存在，會(huì)引起Source端電壓降低的現(xiàn)象。Switching TFT Source端電壓的下降，會(huì)連帶Driving TFT Gate端電壓降低。在面板的不同位置，因?yàn)閃R RC loading的不同，會(huì)使得在WR關(guān)閉時(shí)，WR信號(hào)降低的快慢不同。RCloading越大，WR下降的越慢，feedthrough效應(yīng)導(dǎo)致的Vg點(diǎn)電壓減小的越慢。因此，不同位置的Driving TFT Gate端電壓，在WR關(guān)閉時(shí)減小的幅度會(huì)存在差異，使得不同位置OLED的電流存在差異，導(dǎo)致亮度也存在差異，均勻性降低。

因此，降低feedthrough的影響或者使不同位置feedthrough影響保持一致是提升面板均勻性的重要方法。

降低feedthrough效應(yīng)的方法主要有：減小Switching TFT的寄生電容和增大像素的存儲(chǔ)電容。當(dāng)Switching TFT寄生電容Cgs減小時(shí)，Gate端電壓的降低對(duì)Source端電壓的影響會(huì)減弱，提升Driving TFT Gate端電壓的穩(wěn)定性。目前，TFT采用Top Gate的結(jié)構(gòu)，可以有效減少TFT內(nèi)部的寄生電容，因此，在結(jié)構(gòu)上繼續(xù)進(jìn)行優(yōu)化以進(jìn)一步減小寄生電容的方法已經(jīng)遇到瓶頸。

此外，降低feedthrough效應(yīng)的另一種方法是增大像素存儲(chǔ)電容。像素存儲(chǔ)電容的增大，可以有效維持電容兩端電壓差Vg-Vs的穩(wěn)定，降低feedthrough效應(yīng)對(duì)OLED電流的影響，提升均勻性。但是，隨著高PPI(Pixels Per Inch，每英寸像素)面板需求的提出，像素的尺寸在逐漸減小，存儲(chǔ)電容的設(shè)計(jì)空間也在減小。因此，增大存儲(chǔ)電容的方法也逐漸遇到困境。

其中，一面板不同位置feedthrough效應(yīng)影響趨于一致，是提升面板均勻性的重要方法。為此，需要使面板不同位置WR RC loading對(duì)WR信號(hào)的影響趨于一致。

一種方法是降低WR RC loading。面板RC loading的優(yōu)化需要在設(shè)計(jì)端進(jìn)行大量的設(shè)計(jì)評(píng)估，但優(yōu)化程度受到制程工藝和設(shè)計(jì)本身限制，效果有限。