[發明專利]半導體器件

在審

• 申請號: 202010106539.0
• 申請日: 2020-02-21
• 公開（公告）號: CN112054057A
• 公開（公告）日: 2020-12-08
• 發明（設計）人: 鄭揟珍;趙真英;金錫勛;柳廷昊;李承勛;李始炯
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L27/02
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 李娜;王凱霞

一種半導體器件包括：襯底；位于所述襯底上的器件隔離層，所述器件隔離層限定第一有源圖案；位于所述第一有源圖案上的成對的第一源極/漏極圖案，所述成對的第一源極/漏極圖案在第一方向上彼此間隔開，并且所述成對的第一源極/漏極圖案中的每個第一源極/漏極圖案在所述第一方向上具有最大第一寬度；位于所述成對的第一源極/漏極圖案之間的第一溝道圖案；位于所述第一溝道圖案上并在與所述第一方向相交的第二方向上延伸的柵電極；以及位于所述第一有源圖案中的第一非晶區，所述第一非晶區位于所述成對的第一源極/漏極圖案中的至少一個第一源極/漏極圖案下方，并且所述第一非晶區在所述第一方向上具有小于所述最大第一寬度的最大第二寬度。

相關申請的交叉引用

通過引用的方式將于2019年6月7日在韓國知識產權局提交的題為“Semiconductor Device”(半導體器件)的韓國專利申請No.10-2019-0067504的全部內容合并于此。

技術領域

本公開涉及一種半導體器件，更具體地，涉及一種包括場效應晶體管的半導體器件及其制造方法。

背景技術

半導體器件可以包括具有金屬氧化物半導體場效應晶體管(MOSFET)的集成電路。隨著半導體器件的尺寸和設計規則逐漸減小，MOSFET的尺寸也越來越小。然而，MOSFET的尺寸減小可能使半導體器件的操作特性劣化。因此，已經進行了各種研究以制造具有優異的性能同時克服由于半導體器件的高度集成而導致的局限的半導體器件。

發明內容

根據一些示例實施例，一種半導體器件可以包括：襯底；器件隔離層，所述器件隔離層位于所述襯底上，所述器件隔離層限定第一有源圖案；成對的第一源極/漏極圖案，所述成對的第一源極/漏極圖案位于所述第一有源圖案上，所述成對的第一源極/漏極圖案在第一方向上彼此間隔開，并且所述成對的第一源極/漏極圖案中的每個第一源極/漏極圖案在所述第一方向上具有最大第一寬度；第一溝道圖案，所述第一溝道圖案位于所述成對的第一源極/漏極圖案之間；柵電極，所述柵電極位于所述第一溝道圖案上，并在與所述第一方向相交的第二方向上延伸；以及第一非晶區，所述第一非晶區位于所述第一有源圖案中，所述第一非晶區位于所述成對的第一源極/漏極圖案中的至少一個第一源極/漏極圖案下方，并且所述第一非晶區在所述第一方向上具有最大第二寬度，所述最大第二寬度小于所述最大第一寬度。

根據一些示例實施例，一種半導體器件可以包括：襯底；器件隔離層，所述器件隔離層位于所述襯底上，所述器件隔離層限定有源圖案，并且所述有源圖案沿第一方向延伸；溝道圖案，所述溝道圖案位于所述有源圖案上，所述溝道圖案的頂表面高于所述器件隔離層的頂表面；源極/漏極圖案，所述源極/漏極圖案位于所述有源圖案上，所述源極/漏極圖案包括在所述第一方向上具有最大第一寬度的區域，并且所述源極/漏極圖案與所述溝道圖案直接接觸；柵電極，所述柵電極位于所述溝道圖案上，并且在與所述第一方向相交的第二方向上延伸；以及非晶區，所述非晶區位于所述有源圖案中，所述非晶區位于所述源極/漏極圖案下方。

根據一些示例實施例，一種半導體器件可以包括：襯底；器件隔離層，所述器件隔離層位于所述襯底上并限定有源圖案，并且所述有源圖案的上部部分豎直地突出超出所述器件隔離層；成對的源極/漏極圖案，所述成對的源極/漏極圖案位于所述有源圖案的上部部分上，所述成對的源極/漏極圖案在第一方向上彼此間隔開；溝道圖案，所述溝道圖案位于所述成對的源極/漏極圖案之間；柵電極，所述柵電極位于所述溝道圖案的頂表面和相對的側壁上，所述柵電極在與所述第一方向相交的第二方向上延伸；柵極介電層，所述柵極介電層位于所述溝道圖案與所述柵電極之間，所述柵極介電層覆蓋所述溝道圖案的所述頂表面和所述相對的側壁；有源接觸，所述有源接觸電連接到至少一個源極/漏極圖案。所述有源圖案可以包括位于所述至少一個源極/漏極圖案下方的非晶區。第一寬度可以被設定為所述至少一個源極/漏極圖案在所述第一方向上的最大寬度。第二寬度可以設定為所述非晶區在所述第一方向上的最大寬度。所述第二寬度可以小于所述第一寬度。

附圖說明