[發明專利]SOI器件的制造方法

在審

• 申請號: 202010093216.2
• 申請日: 2020-02-14
• 公開（公告）號: CN111146090A
• 公開（公告）日: 2020-05-12
• 發明（設計）人: 蒙飛
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/762
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供一種SOI器件的制造方法，包括：提供堆疊的第一襯底、埋氧層和第二襯底；刻蝕所述第二襯底以形成淺溝槽；形成隔離層；通過自對準刻蝕工藝刻蝕所述隔離層以形成側墻結構；形成柵氧化層和柵極材料層；刻蝕所述柵極材料層和所述柵氧化層以形成柵極結構；對所述第二襯底執行源、漏極注入工藝；形成介質層以及化學機械研磨所述介質層的表面。在本發明中，在所述淺溝槽中形成側墻結構并且在所述第二襯底中形成源、漏區之后再在所述淺溝槽中填充介質層以得到最終的隔離結構，而不是在形成所述淺溝槽后立刻填充氧化物來形成淺溝槽隔離結構，這樣既可以得到隔離結構，又可以避免化學機械研磨工藝對低密度的源、漏區表面造成損傷的情況。

技術領域

本發明涉及半導體制造技術領域，特別涉及一種SOI器件的制造方法。

背景技術

在射頻SOI芯片中，射頻SOI芯片中的絕緣頂上硅的有源區的密度不是特別均勻，也就是說，絕緣頂上硅的有源區屬于低密度區域，并且因射頻SOI芯片的性能需求，射頻區域附近也不能填充冗余有源區，這就導致在對絕緣頂上硅中的淺溝槽隔離結構進行化學機械研磨時，可能會使得低密度區域被過度研磨，從而造成有源區表面損傷的缺陷，從而增加了產生射頻SOI芯片的不良品的概率。

發明內容

本發明的目的在于提供一種SOI器件的制造方法，以解決在對淺溝槽隔離結構進行化學機械研磨時，低密度區域過度研磨造成有源區表面損傷的問題。

為解決上述技術問題，本發明提供一種SOI器件的制造方法，包括：

提供第一襯底，所述第一襯底上形成有堆疊的埋氧層和第二襯底；

刻蝕所述第二襯底至所述埋氧層表面以形成淺溝槽；

形成隔離層，所述隔離層填充所述淺溝槽以及覆蓋所述第二襯底；

通過自對準刻蝕工藝刻蝕所述隔離層以形成側墻結構，所述側墻結構覆蓋所述淺溝槽的側壁；

形成柵氧化層和柵極材料層，所述柵氧化層覆蓋所述側墻結構、所述淺溝槽的底壁及所述第二襯底，所述柵極材料層覆蓋所述柵氧化層；

刻蝕所述柵極材料層和所述柵氧化層以形成柵極結構；

對所述第二襯底執行源、漏極注入工藝以在所述第二襯底中形成源區和漏區；

形成介質層，所述介質層覆蓋所述側墻結構、所述淺溝槽的底壁、所述柵極結構及所述第二襯底；以及

化學機械研磨所述介質層的表面，其中，所述介質層的上表面高于所述柵極結構的上表面。

可選的，在所述SOI器件的制造方法中，所述隔離層的厚度介于

可選的，在所述SOI器件的制造方法中，所述隔離層包括氧化硅、氮化硅中的至少一種。

可選的，在所述SOI器件的制造方法中，所述隔離層包括依次堆疊的氧化硅、氮化硅及氧化硅。

可選的，在所述SOI器件的制造方法中，遠離所述淺溝槽的側壁的所述側墻結構的側面傾斜的角度介于40°～50°。

可選的，在所述SOI器件的制造方法中，在刻蝕所述柵極材料層和所述柵氧化層以形成柵極結構之后，且在對所述第二襯底執行源、漏極注入工藝之前，所述SOI器件的制造方法還包括：

形成掩膜層，所述掩膜層覆蓋所述側墻結構、所述淺溝槽的底壁、所述柵極結構及所述第二襯底。

可選的，在所述SOI器件的制造方法中，在對所述第二襯底執行源、漏極注入工藝之后，且在形成介質層之前，所述SOI器件的制造方法還包括：

去除所述掩膜層。

可選的，在所述SOI器件的制造方法中，所述介質層包括依次堆疊的氮化硅和氧化硅。