[發明專利]多層陶瓷電容器

有效

• 申請號: 202010082253.3
• 申請日: 2020-02-07
• 公開（公告）號: CN111564310B
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 尹基明;樸宰成;鄭東俊
• 申請（專利權）人: 三星電機株式會社
• 主分類號: H01G4/12
• 分類號: H01G4/12
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 包國菊;王春芝

本發明提供一種多層陶瓷電容器，所述多層陶瓷電容器包括：陶瓷主體，具有設置在兩個內電極之間的介電層。所述介電層包括多個介電晶粒。在所述多個介電晶粒中的至少兩個介電晶粒之間的晶界具有在所述晶界中的Si的重量與Ni的重量的Si/Ni比，所述Si/Ni比為大于等于1且小于等于6。

本申請要求于2019年2月13日在韓國知識產權局提交的第10-2019-0016771號韓國專利申請以及于2019年7月1日在韓國知識產權局提交的第10-2019-0078903號韓國專利申請的優先權的權益，所述韓國專利申請的全部公開內容通過引用被包含于此。

技術領域

本公開涉及一種能夠提高可靠性的多層陶瓷電容器。

背景技術

通常，使用陶瓷材料的電子組件(諸如電容器、電感器、壓電裝置、壓敏電阻、熱敏電阻等)可包括利用陶瓷材料形成的陶瓷主體、設置在陶瓷主體內部的內電極以及設置在陶瓷主體的表面上以與內電極連接的外電極。

近來，盡管電子產品已經被設計為具有減小的尺寸和多功能性，但片組件在尺寸上也已經減小并且已經具有在其中實現的各種功能。因此，已經需要具有減小的尺寸和高電容的多層陶瓷電容器。

例如，為了同時實現具有減小的尺寸和高電容的多層陶瓷電容器，可能需要減小內部介電層和電極層的厚度，使得可堆疊更多數量的內部介電層和電極層。通常，介電層的厚度為0.7μm左右，并且已經不斷開發出進一步減小介電層的厚度的技術。

如上所述，隨著多層陶瓷電容器的小型化，加速了在薄的介電層中的介電擊穿，并且難以確保可靠性。

為了解決上述問題，已經對介電組合物進行了研究，但是對介電晶界的成分和微觀結構控制的研究是不足的。

當在介電晶粒中形成的氧空位向負電極(-電極)移動并在負電極(-電極)的界面處累積時，薄的介電層中的介電晶粒出現劣化，從而可能降低晶界的活化能并且可能發生隧穿。

因此，為了防止介電晶粒的劣化并增大絕緣電阻，可通過增大晶界的絕緣電阻來提高可靠性。因此，需要對晶界進行研究。

發明內容

本公開的一個方面在于提供一種多層陶瓷電容器。所述多層陶瓷電容器包括：陶瓷主體，具有設置在內電極之間的介電層，其中，所述介電層包括介電晶粒和晶界，所述晶界在所述介電晶粒中的至少兩個介電晶粒之間，并且在所述晶界中的Si的重量與Ni的重量的Si/Ni比為大于等于1且小于等于6。

根據本公開的另一方面，一種多層陶瓷電容器包括：彼此交替堆疊的多個第一內電極和多個第二內電極，且介電層位于所述第一內電極和所述第二內電極之間。每個介電層包括多個介電晶粒，且晶界位于所述多個介電晶粒之間，所述晶界包括Ni和Ti，并且所述晶界中的Ni的重量與Ti的重量的Ni/Ti比為0.1或更小。

根據本公開的另一方面，一種多層陶瓷電容器包括：彼此交替堆疊的多個第一內電極和多個第二內電極，且介電層位于所述第一內電極和所述第二內電極之間。每個介電層包括多個介電晶粒，且晶界位于所述多個介電晶粒之間，并且所述晶界具有0.7nm至1.5nm的厚度。

附圖說明

通過以下結合附圖進行的詳細描述，本公開的以上和其他方面、特征及優點將被更清楚地理解，在附圖中：

圖1是示出根據本公開的實施例的多層陶瓷電容器的示意性透視圖；

圖2是沿圖1的線I-I’截取的截面圖；

圖3是圖2的“P”區域的放大圖；

圖4和圖5是根據本公開的實施例的透射電子顯微鏡(TEM)分析照片；以及

圖6和圖7是根據本公開的比較示例的透射電子顯微鏡(TEM)分析照片。

具體實施方式