[發(fā)明專利]具有非均勻溝槽氧化物的分裂柵半導(dǎo)體

在審

• 申請(qǐng)?zhí)枺?/td>: 202010076188.3
• 申請(qǐng)日: 2020-01-23
• 公開（公告）號(hào): CN111509046A
• 公開（公告）日: 2020-08-07
• 發(fā)明（設(shè)計(jì)）人: M·艾曼·謝比卜;M·阿藏;C·帕克;K·特里爾
• 申請(qǐng)（專利權(quán)）人: 硅尼克斯股份有限公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/423;H01L21/336
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 高偉

1.一種金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)，包括：

主表面；

多個(gè)平行溝槽，其中每個(gè)溝槽包括：

第一電極，耦連到所述MOSFET的柵極端；

第二電極，與所述第一電極物理隔離且電隔離，

其中在所述溝槽中，所述第二電極位于所述第一電極的下方，以及

其中所述第二電極在所述MOSFET的所述主表面以下的不同深度處包括至少兩個(gè)不同寬度。

2.根據(jù)權(quán)利要求1所述的MOSFET，進(jìn)一步包括填充所述第二電極的邊緣和所述溝槽的邊緣之間的范圍的絕緣材料。

3.根據(jù)權(quán)利要求2所述的MOSFET，其中所述絕緣材料包括原子沉積的絕緣體。

4.根據(jù)權(quán)利要求2所述的MOSFET，其中所述多個(gè)平行溝槽形成在外延層中，并且其中所述外延層相對(duì)于所述MOSFET的所述主表面以下的深度具有非均勻的摻雜分布。

5.根據(jù)權(quán)利要求4所述的MOSFET，進(jìn)一步包括在所述多個(gè)平行溝槽中的至少一個(gè)的下方、具有與所述外延層的導(dǎo)電類型相反的導(dǎo)電類型的區(qū)域。

6.根據(jù)權(quán)利要求4所述的MOSFET，其中所述外延層包括：

與所述絕緣材料的相對(duì)較薄層相鄰的相對(duì)較高的摻雜水平；以及

與所述絕緣材料的相對(duì)較厚層相鄰的相對(duì)較低的摻雜水平。

7.根據(jù)權(quán)利要求6所述的MOSFET，其中所述絕緣材料的厚度隨著所述MOSFET的所述主表面以下的深度而增加。

8.根據(jù)權(quán)利要求7所述的MOSFET，其中所述絕緣材料的所述厚度隨著所述MOSFET的所述主表面以下的深度顯著線性增加。

9.根據(jù)權(quán)利要求1所述的MOSFET，進(jìn)一步包括：

源極端，以及

其中所述第二電極電耦連到所述源極端。

10.一種半導(dǎo)體器件，包括：

襯底層；

外延層，與所述襯底層相鄰；

第一溝槽結(jié)構(gòu)，形成在所述外延層中，并且具有底部和側(cè)壁，其中所述第一溝槽結(jié)構(gòu)包括：

柵電極；

源電極，與所述柵電極電隔離；以及

氧化物層，內(nèi)襯于與所述源電極相鄰的所述側(cè)壁，所述氧化物層沿著所述側(cè)壁具有不均勻的厚度，其中所述氧化物層在與所述底部的第一距離處的厚度小于所述氧化物層在所述底部處的厚度，并且其中所述氧化物層在與所述底部的第二距離處的厚度小于所述氧化物層在所述第一距離處的厚度，所述第二距離大于所述第一距離。

11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中所述外延層具有非均勻的摻雜劑濃度，并且其中所述非均勻的摻雜劑濃度根據(jù)與其相鄰的所述氧化物層的所述厚度而變化。

12.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中所述外延層在與所述第一距離相對(duì)應(yīng)的深度處的區(qū)域具有第一摻雜劑濃度，并且所述外延層在與所述第二距離相對(duì)應(yīng)的深度處的區(qū)域具有第二摻雜劑濃度。

13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中所述第一摻雜劑濃度小于所述第二摻雜劑濃度。

14.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中所述氧化物層的所述厚度沿所述第一距離和所述第二距離之間的所述側(cè)壁的長(zhǎng)度線性減小。

15.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中所述氧化物層從所述第一溝槽結(jié)構(gòu)的底部上方到所述第一距離具有均勻的第一厚度，并且從所述第一距離到所述第二距離具有均勻的第二厚度，所述第二厚度小于所述第一厚度。