[發(fā)明專利]處理器、芯片和電子設(shè)備

有效

• 申請?zhí)枺?/td>: 202010071858.2
• 申請日: 2020-01-21
• 公開（公告）號: CN111258649B
• 公開（公告）日: 2022-03-01
• 發(fā)明（設(shè)計(jì)）人: 張建中
• 申請（專利權(quán)）人: OPPO廣東移動(dòng)通信有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38;G06F13/16
• 代理公司: 深圳翼盛智成知識產(chǎn)權(quán)事務(wù)所(普通合伙) 44300
• 代理人: 李漢亮

本申請實(shí)施例提供一種處理器、芯片和電子設(shè)備，處理器包括指令提取模塊和分支預(yù)測模塊，指令提取模塊用于提取指令；所述分支預(yù)測模塊與所述指令提取模塊連接，所述分支預(yù)測模塊包括用于存儲(chǔ)循環(huán)指令的信息的第一目標(biāo)緩沖區(qū)和用于存儲(chǔ)判斷指令的信息的第二目標(biāo)緩沖區(qū)，所述分支預(yù)測模塊被配置為：基于所述第一目標(biāo)緩沖區(qū)所存儲(chǔ)的循環(huán)指令的信息或所述第二目標(biāo)緩沖區(qū)所存儲(chǔ)的判斷指令的信息，利用所述指令提取模塊所提取的跳轉(zhuǎn)指令進(jìn)行分支預(yù)測。本申請實(shí)施例防止分支目標(biāo)緩沖器中所存儲(chǔ)的循環(huán)指令的信息被其它指令信息替換而被刷掉。

技術(shù)領(lǐng)域

本申請涉及處理器技術(shù)領(lǐng)域，特別涉及一種處理器、芯片和電子設(shè)備。

背景技術(shù)

在處理器領(lǐng)域中，通常在處理流水線中提早預(yù)測分支指令的信息以便于提升處理器性能。分支指令的信息通常存儲(chǔ)在分支目標(biāo)緩沖器(Branch Target Buffer，BTB)中。分支預(yù)測功能模塊會(huì)根據(jù)當(dāng)前PC，實(shí)時(shí)查詢BTB中的內(nèi)容，當(dāng)在BTB中查詢到當(dāng)前PC的指令指針時(shí)，對下一條指令指針進(jìn)行預(yù)測，預(yù)測成功則繼續(xù)執(zhí)行，預(yù)測失敗，則清流水線，并恢復(fù)到正確的跳轉(zhuǎn)指針。

BTB所存儲(chǔ)的信息有限，諸如BTB可存儲(chǔ)8條分支指令的信息。由于分支預(yù)測是對所有的分支指令作統(tǒng)一處理，當(dāng)不同跳轉(zhuǎn)指令諸如for循環(huán)指令和if/else跳轉(zhuǎn)指令嵌套頻繁發(fā)生時(shí)，會(huì)將其中一種類型的分支指令的信息從BTB中替換而被刷掉，諸如將循環(huán)指令的信息替換而將循環(huán)指令的信息刷掉。

發(fā)明內(nèi)容

本申請實(shí)施例提供一種處理器、芯片和電子設(shè)備，防止分支預(yù)測模塊中所存儲(chǔ)的循環(huán)指令的信息被其它類型指令的信息替換而被刷掉。

本申請實(shí)施例公開一種處理器，包括：

指令提取模塊，用于提取指令；和

分支預(yù)測模塊，所述分支預(yù)測模塊與所述指令提取模塊連接，所述分支預(yù)測模塊包括用于存儲(chǔ)循環(huán)指令的信息的第一目標(biāo)緩沖區(qū)和用于存儲(chǔ)判斷指令的信息的第二目標(biāo)緩沖區(qū)，所述分支預(yù)測模塊被配置為：

基于所述第一目標(biāo)緩沖區(qū)所存儲(chǔ)的循環(huán)指令的信息或所述第二目標(biāo)緩沖區(qū)所存儲(chǔ)的判斷指令的信息，利用所述指令提取模塊所提取的跳轉(zhuǎn)指令進(jìn)行分支預(yù)測。

本申請實(shí)施例還公開一種芯片，包括如上所述的處理器。

本申請實(shí)施例還公開一種電子設(shè)備，包括：

系統(tǒng)總線；

處理器，所述處理器為如上所述的處理器，所述指令提取模塊與所述系統(tǒng)總線連接；和

存儲(chǔ)器，所述存儲(chǔ)器與所述系統(tǒng)總線連接。

本申請實(shí)施例中，分支預(yù)測模塊分區(qū)存儲(chǔ)循環(huán)指令和判斷指令，確保分支預(yù)測模塊中有空余的空間存儲(chǔ)循環(huán)指令的信息，避免循環(huán)指令的信息被其它指令諸如判斷指令的信息替換而被刷掉。

附圖說明

為了更清楚地說明本申請實(shí)施例中的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹。

圖1為本申請實(shí)施例提供的處理器的第一種結(jié)構(gòu)示意圖。

圖2為本申請實(shí)施例提供的處理器的第二種結(jié)構(gòu)示意圖。

圖3為本申請實(shí)施例提供的處理器的第三種結(jié)構(gòu)示意圖。

圖4為本申請實(shí)施例提供的芯片的結(jié)構(gòu)示意圖。

圖5為本申請實(shí)施例提供的電子設(shè)備的結(jié)構(gòu)示意圖。

具體實(shí)施方式

請參閱圖1，圖1為本申請實(shí)施例提供的處理器的第一種結(jié)構(gòu)示意圖。處理器200可包括指令提取模塊220和分支預(yù)測模塊240。指令提取模塊220和分支預(yù)測模塊240連接，分支預(yù)測模塊240可基于指令提取模塊220所提取的跳轉(zhuǎn)指令進(jìn)行分支預(yù)測。