[發(fā)明專(zhuān)利]集成電路封裝及其形成方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010069953.9
• 申請(qǐng)日: 2020-01-21
• 公開(kāi)（公告）號(hào): CN112086407A
• 公開(kāi)（公告）日: 2020-12-15
• 發(fā)明（設(shè)計(jì)）人: 許家豪;林詠淇;邱文智
• 申請(qǐng)（專(zhuān)利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類(lèi)號(hào): H01L23/31
• 分類(lèi)號(hào): H01L23/31;H01L21/60;H01L25/065
• 代理公司: 北京派特恩知識(shí)產(chǎn)權(quán)代理有限公司 11270
• 代理人: 薛恒;王琳

本發(fā)明實(shí)施例提供集成電路封裝以及形成所述集成電路封裝的方法。一種集成電路封裝包括至少一個(gè)第一管芯、多個(gè)凸塊、第二管芯以及介電層。所述凸塊在所述至少一個(gè)第一管芯的第一側(cè)電連接到所述至少一個(gè)第一管芯。所述第二管芯在所述至少一個(gè)第一管芯的第二側(cè)電連接到所述至少一個(gè)第一管芯。所述至少一個(gè)第一管芯的所述第二側(cè)與所述第一側(cè)相對(duì)。所述介電層設(shè)置在所述至少一個(gè)第一管芯與所述第二管芯之間且覆蓋所述至少一個(gè)第一管芯的側(cè)壁。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例是涉及集成電路封裝及其形成方法。

背景技術(shù)

近年來(lái)，由于各種電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度持續(xù)提高，半導(dǎo)體行業(yè)已經(jīng)歷快速成長(zhǎng)。在很大程度上，集成密度的這種提高來(lái)自于最小特征大小(minimum feature size)的連續(xù)減小，這使得更多組件能夠集成到給定區(qū)域中。

這些較小的電子組件也需要與先前的封裝相比占據(jù)較小面積的較小的封裝。半導(dǎo)體封裝的類(lèi)型的實(shí)例包括方形扁平封裝(quad flat pack，QFP)、引腳柵陣列(pin gridarray，PGA)、球柵陣列(ball grid array，BGA)、倒裝芯片(flip chip，F(xiàn)C)、三維集成電路(three dimensional integrated circuit，3DIC)封裝、晶片級(jí)封裝(wafer levelpackage，WLP)及疊層封裝(package on package，PoP)器件。一些3DIC是通過(guò)在半導(dǎo)體晶片級(jí)的管芯之上放置管芯制備而成。3DIC提供提高的集成密度及其他優(yōu)點(diǎn)(例如，較快的速度及較高的帶寬)，這是由于堆疊芯片之間的內(nèi)連線的長(zhǎng)度減小。然而，存在許多與3DIC有關(guān)的挑戰(zhàn)。

發(fā)明內(nèi)容

根據(jù)本公開(kāi)的一些實(shí)施例，一種集成電路封裝包括至少一個(gè)第一管芯、多個(gè)凸塊、第二管芯以及介電層。所述凸塊在所述至少一個(gè)第一管芯的第一側(cè)電連接到所述至少一個(gè)第一管芯。所述第二管芯在所述至少一個(gè)第一管芯的第二側(cè)電連接到所述至少一個(gè)第一管芯。所述至少一個(gè)第一管芯的所述第二側(cè)與所述第一側(cè)相對(duì)。所述介電層設(shè)置在所述至少一個(gè)第一管芯與所述第二管芯之間且覆蓋所述至少一個(gè)第一管芯的側(cè)壁。

根據(jù)本公開(kāi)的替代實(shí)施例，一種集成電路封裝包括至少一個(gè)第一管芯、集成電路結(jié)構(gòu)、介電層以及多個(gè)凸塊。所述至少一個(gè)第一管芯在所述至少一個(gè)第一管芯的第一側(cè)結(jié)合到所述集成電路結(jié)構(gòu)。所述介電層覆蓋所述至少一個(gè)第一管芯的頂部及側(cè)壁。所述凸塊在所述至少一個(gè)第一管芯的第二側(cè)電連接到所述至少一個(gè)第一管芯。所述至少一個(gè)第一管芯的所述第二側(cè)與所述第一側(cè)相對(duì)。

根據(jù)本公開(kāi)的又一些替代實(shí)施例，一種形成集成電路封裝的方法包括以下操作。將至少一個(gè)第一管芯在所述至少一個(gè)第一管芯的第一側(cè)結(jié)合到第一載體，且所述第一管芯包括第一半導(dǎo)體襯底、穿透過(guò)所述第一半導(dǎo)體襯底的多個(gè)第一襯底穿孔以及位于所述第一半導(dǎo)體襯底之上的第一內(nèi)連結(jié)構(gòu)。局部地移除所述第一半導(dǎo)體襯底，以暴露出所述第一襯底穿孔的一些部分。形成介電層，所述介電層位在所述至少一個(gè)第一管芯的頂部及側(cè)壁之上以及圍繞所述第一襯底穿孔的被暴露出的所述部分。將第二管芯在所述至少一個(gè)第一管芯的第二側(cè)結(jié)合到所述至少一個(gè)第一管芯。

附圖說(shuō)明

圖1A到圖1G是根據(jù)一些實(shí)施例的形成集成電路封裝的方法的剖視圖。

圖2是根據(jù)一些實(shí)施例的集成電路封裝的剖視圖。

圖3A到圖3F是根據(jù)一些實(shí)施例的形成集成電路封裝的方法的剖視圖。

圖4A到圖4D是根據(jù)替代實(shí)施例的形成集成電路封裝的方法的剖視圖。

圖5是根據(jù)替代實(shí)施例的集成電路封裝的剖視圖。

圖6是根據(jù)替代實(shí)施例的集成電路封裝的剖視圖。

具體實(shí)施方式