[發明專利]半導體存儲裝置

在審

• 申請號: 202010066964.1
• 申請日: 2020-01-20
• 公開（公告）號: CN112447745A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 位田友哉
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11529;H01L27/11548;H01L27/11556;H01L27/1157;H01L27/11573;H01L27/11575;H01L27/11582
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

實施方式提供一種能夠改善良率的半導體存儲裝置。實施方式的半導體存儲裝置包括襯底、第1至第3導電體層、第1半導體層、及第1絕緣體層。襯底SUB包括第1區域MR、第2區域PR、及第3區域BR。多個第1導電體層23于第1區域內相互分離地設于襯底的上方。多個第2導電體層25相互分離地設于最上層的第1導電體層的上方。第1半導體層MP貫通第1及第2導電體層而設置。第3導電體層62于第2區域內設于襯底的上方。第1絕緣體層包括在第2區域內設于第3導電體層的上方且比最上層的第1導電體層更靠上層的第1部分59U，及在第3區域內與襯底的表面接觸、且與第1部分連續設置的第2部分59S。第2部分劃分第1區域及第2區域。

[相關申請]

本申請案享有以日本專利申請2019-155808號(申請日：2019年8月28日)為基礎申請的優先權。本申請案通過參照該基礎申請而包含基礎申請的全部內容。

技術領域

實施方式涉及一種半導體存儲裝置。

背景技術

已知一種能夠非易失地存儲數據的NAND(Not And，與非)型閃存。

發明內容

實施方式提供一種能夠改善良率的半導體存儲裝置。

實施方式的半導體存儲裝置包括襯底、多個第1導電體層、多個第2導電體層、第1半導體層、第3導電體層、及第1絕緣體層。襯底包括包含記憶胞的第1區域、包含控制記憶胞的電路的第2區域、及劃分第1區域及第2區域的第3區域。多個第1導電體層于第1區域內相互分離地設于襯底的上方。多個第2導電體層相互分離地設于多個第1導電體層中的最上層的第1導電體層的上方。第1半導體層貫通多個第1導電體層及多個第2導電體層而設置。第3導電體層于第2區域內設于襯底的上方。第1絕緣體層包括在第2區域內設于第3導電體層的上方且比最上層的第1導電體層更靠上層的第1部分，及在第3區域內與襯底的表面接觸、且與第1部分連續設置的第2部分。第2部分劃分第1區域及第2區域。

附圖說明

圖1是實施方式的半導體存儲裝置的框圖。

圖2是實施方式的半導體存儲裝置所具備的記憶胞陣列的電路圖。

圖3是表示實施方式的半導體存儲裝置的平面布局的一例的俯視圖。

圖4是表示實施方式的半導體存儲裝置的存儲區域中的平面布局的一例的俯視圖。

圖5是表示實施方式的半導體存儲裝置的存儲區域內的胞區域中的剖面構造的一例的剖視圖。

圖6是表示實施方式的半導體存儲裝置中的存儲柱的剖面構造的一例的剖視圖。

圖7是表示實施方式的半導體存儲裝置的存儲區域內的引出區域中的剖面構造的一例的剖視圖。

圖8是表示實施方式的半導體存儲裝置的周邊電路區域中的剖面構造的一例的剖視圖。

圖9是表示實施方式的半導體存儲裝置中的阻斷部的平面布局的一例的俯視圖。

圖10是表示實施方式的半導體存儲裝置的制造方法的一例的流程圖。

圖11～29是表示實施方式的半導體存儲裝置的制造中途的剖面構造的一例的剖視圖。

圖30是表示實施方式的比較例的半導體存儲裝置的制造工序中的氫的侵入路徑的一例的剖視圖。

圖31是表示實施方式的半導體存儲裝置的制造工序中的氫的侵入路徑的一例的剖視圖。

圖32是表示實施方式的第1變形例的半導體存儲裝置的制造中途的剖面構造的一例的剖視圖。

圖33是表示實施方式的第2變形例的半導體存儲裝置的制造中途的剖面構造的一例的剖視圖。