[發明專利]基準電壓產生電路、電源開啟檢測電路以及半導體裝置

有效

• 申請號: 202010030156.X
• 申請日: 2020-01-13
• 公開（公告）號: CN111538363B
• 公開（公告）日: 2022-02-25
• 發明（設計）人: 村上洋樹
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: G05F1/46
• 分類號: G05F1/46;G05F1/565;H02M1/36;G11C5/14
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 趙平;周永君

1.一種基準電壓產生電路，其特征在于，包含：

電流源，對第1電流路徑以及第2電流路徑提供相同電流值的電流；

第1PN結元件，連接所述第1電流路徑，使第1電流流通于所述第1電流路徑；

第2PN結元件，連接所述第2電流路徑，使大于所述第1電流的第2電流流通于所述第2電流路徑；

輸出節點，連接所述第2電流路徑，輸出基準電壓；

第一差動放大電路，控制所述電流源，使得所述第1電流路徑的所述電流源和所述第1PN結元件之間的第1節點的電壓，以及所述第2電流路徑的所述電流源和所述第2PN結元件之間的第2節點的電壓相等；以及

基準電壓保證部，當所述第1節點的電壓與所述第2節點的電壓的差維持于一定值以下時，輸出用以表示所述基準電壓已達期望電壓的檢測信號；

所述基準電壓保證部還包含：

第二差動放大電路，將所述第1節點的電壓與所述第2節點的電壓進行比較；以及

檢測電路，耦接于電源電壓與接地電位之間；

所述檢測電路包含晶體管，所述晶體管的柵極耦接所述第二差動放大電路的輸出端子；

所述晶體管的第1端子耦接所述電源電壓，且所述晶體管的第2端子耦接第3節點，所述第3節點輸出用以控制所述檢測信號的電平的控制信號；

所述基準電壓保證部基于所述第1節點的電壓與所述第2節點的電壓的比較，輸出所述檢測信號。

2.根據權利要求1所述的基準電壓產生電路，其特征在于，

所述基準電壓保證部包含PMOS晶體管以及NMOS晶體管；

所述基準電壓保證部的所述PMOS晶體管的柵極耦接所述電流源的柵極；

所述NMOS晶體管包含：

第1端子，耦接所述PMOS晶體管；

柵極，耦接輸出所述控制信號的所述第3節點；以及

第2端子，耦接所述接地電位；

所述檢測信號是基于所述PMOS晶體管與所述NMOS晶體管之間的第4節點的電平所產生的。

3.根據權利要求1所述的基準電壓產生電路，其特征在于，

當所述第1節點的電壓與所述第2節點的電壓的差到達一定值以下，且所述第2節點的電壓已經穩定時，所述基準電壓保證部輸出所述檢測信號。

4.根據權利要求1所述的基準電壓產生電路，其特征在于，

所述第2電流路徑包含電阻，串接在所述第2節點與所述第2PN結元件之間。

5.根據權利要求1所述的基準電壓產生電路，其特征在于，

所述第1電流路徑在所述電流源與所述第1節點之間包含第1電阻；

所述第2電流路徑在所述電流源與所述第2節點之間包含第2電阻。

6.根據權利要求1所述的基準電壓產生電路，其特征在于，

所述第1PN結元件與所述第2PN結元件為二極管、PNP雙極晶體管、或NPN雙極晶體管。

7.根據權利要求1所述的基準電壓產生電路，其特征在于，

所述基準電壓產生電路為能隙參考電路。

8.一種電源開啟檢測電路，其特征在于，包含：

權利要求1至7中的任何一項所述的基準電壓產生電路；以及

比較電路，將所述基準電壓與基于電源電壓所產生的內部電壓進行比較，從而輸出電源開啟檢測信號；

其中，所述比較電路響應所述基準電壓產生電路所輸出的所述檢測信號，將所述基準電壓與所述內部電壓進行比較。

9.一種半導體裝置，其特征在于，包含：

權利要求8所述的電源開啟檢測電路；

其中，所述半導體裝置基于所述電源開啟檢測電路所輸出的所述電源開啟檢測信號，執行電源開啟程序。

10.根據權利要求9所述的半導體裝置，其特征在于，

所述半導體裝置為NAND型快閃存儲器，當執行所述電源開啟程序時，讀取存儲在存儲單元中與運作有關的設定信息。