[發明專利]半導體晶圓及半導體芯片

在審

• 申請號: 202010026484.2
• 申請日: 2020-01-10
• 公開（公告）號: CN112447823A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 藤井美香
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/78;H01L21/304
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

本發明涉及一種半導體晶圓及半導體芯片。根據實施方式，半導體晶圓具備多個芯片區域、切口區域及第1構造體。所述多個芯片區域分別具有集成電路。所述集成電路形成在半導體襯底上所設置的元件層。所述切口區域設置在所述芯片區域之間。所述第1構造體具有在所述切口區域的所述元件層內沿著厚度方向延伸的構造。

[相關申請案]

本申請案享有2019年8月30日提出申請的日本專利申請案2019-158032號的優先權的利益，該日本專利申請案的全部內容被引用在本申請案中。

技術領域

整體來說，本實施方式涉及一種半導體晶圓及半導體芯片。

背景技術

半導體芯片是通過在切割步驟中將設置有多個芯片區域的半導體晶圓的各個芯片區域分離出來而制成的。在芯片區域之間設置有切割時可犧牲的區域。芯片區域之間設置的該區域可稱為切口區域。

以往就已知一種切割方法，其中使用刀片在切割道內形成劃線，然后從該劃線的反面施加外力，使襯底撓曲，或將其壓彎，由此將半導體晶圓沿著劃線割斷。

發明內容

根據本實施方式，半導體晶圓具備多個芯片區域、切口區域及第1構造體。所述多個芯片區域分別具有集成電路。所述集成電路形成在半導體襯底上所設置的元件層。所述切口區域設置在所述芯片區域之間。所述第1構造體具有在所述切口區域的所述元件層內沿著厚度方向延伸的構造。

附圖說明

圖1是從正面側觀察第1實施方式的半導體晶圓的俯視圖的一例。

圖2是從半導體晶圓的正面觀察第1實施方式的割斷邊界構造體的局部放大俯視圖。

圖3是沿著圖2中的切斷線III-III切斷所得的剖視圖。

圖4(A)～(C)是用來說明第1實施方式的割斷邊界構造體的配置及形狀的變化的示意圖。

圖5(A)～(C)是用來說明從第1實施方式的半導體晶圓分離出芯片區域的處理的示意圖。

圖6(A)～(C)是用來說明切割裝置對第1實施方式的半導體晶圓施加應力的方法的例子的示意圖。

圖7(A)～(C)是用來說明通過割斷而制成的第1實施方式的半導體芯片的側面的狀態的一例的示意圖。

圖8是第1實施方式的集成電路的立體示意圖。

圖9是第1實施方式的集成電路的俯視示意圖。

圖10是將圖9的集成電路沿著切斷線X-X切斷所得的剖視示意圖。

圖11(A)～(D)是用來說明形成第1實施方式的割斷邊界構造體的步驟的一例的示意圖。

圖12(A)～(C)是用來說明形成第1實施方式的割斷邊界構造體的步驟的另一例的示意圖。

圖13(A)、(B)是用來說明在第1實施方式的割斷邊界構造體具有柱狀形狀的情況下，形成該割斷邊界構造體5的步驟的一例的示意圖。

圖14(A)～(C)是用來說明第1實施方式的各凹部的深度控制方法的變化的示意圖。

圖15是用來說明第2實施方式的割斷邊界構造體的構造的一例的圖。

圖16(A)～(E)是用來說明形成第2實施方式的割斷邊界構造體的步驟的一例的示意圖。

圖17(A)～(C)是用來說明通過割斷而制成的第2實施方式的半導體芯片的側面的狀態的一例的示意圖。

圖18是用來說明第3實施方式的割斷邊界構造體的構造的一例的圖。