[發明專利]半導體晶圓及半導體芯片

在審

• 申請號: 202010026484.2
• 申請日: 2020-01-10
• 公開（公告）號: CN112447823A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 藤井美香
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/78;H01L21/304
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

1.一種半導體晶圓，其特征在于：

形成有多個芯片區域、及所述多個芯片區域之間的切口區域，且具備：

元件層，包含形成在所述多個芯片區域的集成電路；

第1構造體，形成在所述切口區域，在沿著與所述半導體襯底的表面垂直的方向延伸的第1凹部埋入有第1埋入材料；及

第2構造體，形成在所述元件層，在沿著與所述半導體襯底的表面垂直的方向延伸的第2凹部埋入有第2埋入材料。

2.根據權利要求1所述的半導體晶圓，其中在所述第1埋入材料之中形成有孔隙。

3.根據權利要求1所述的半導體晶圓，其中所述第1埋入材料比起與所述第1埋入材料鄰接而直接接觸的膜，達到破壞程度的拉伸應力更小。

4.根據權利要求1所述的半導體晶圓，其中所述第1埋入材料與和所述第1埋入材料鄰接而直接接觸的膜的密接力在指定的大小以下。

5.根據權利要求4所述的半導體晶圓，其中所述第1埋入材料包含沿著所述半導體晶圓的表面方向積層的至少包含2層的第1膜與第2膜，且

所述第1膜與所述第2膜之間的密接力小于所述第1膜與位于所述第1凹部的外側且和其鄰接而直接接觸的膜的密接力、或所述第2膜與位于所述第1凹部的外側且和其鄰接而直接接觸的膜的密接力。

6.根據權利要求5所述的半導體晶圓，其中所述第1膜由選自WSi、W、SiN、SiCN及a-Si的一者構成，且

所述第2膜由SiO2構成。

7.根據權利要求1所述的半導體晶圓，其中所述第1凹部與所述第2凹部通過共通的步驟形成。

8.根據權利要求1所述的半導體晶圓，其中所述第1構造體為壁狀。

9.根據權利要求1所述的半導體晶圓，其中所述第1構造體是多個柱狀體。

10.根據權利要求1所述的半導體晶圓，其中所述第1構造體的沿著與所述半導體晶圓的表面垂直的方向的長度小于所述第2構造體的長度。

11.根據權利要求1所述的半導體晶圓，其中所述集成電路具備積層體、及在該積層體內沿著厚度方向延伸的壁狀的分離部，且

所述第2構造體是所述分離部。

12.根據權利要求1所述的半導體晶圓，其中所述集成電路具備積層體及多個柱狀體，所述多個柱狀體在該積層體內沿著厚度方向延伸，包含半導體層與絕緣層的積層構造；且

所述第2構造體是所述柱狀體。

13.根據權利要求1所述的半導體晶圓，其中所述第1凹部的開口的寬度與所述第2凹部的開口的寬度不同。

14.根據權利要求1所述的半導體晶圓，其中所述第1埋入材料的組成與所述第2埋入材料的組成相同。

15.一種半導體芯片，其具備：

半導體襯底，包含芯片區域、及形成在所述芯片區域周圍的切口區域；

元件層，包含形成在所述芯片區域的集成電路；及

第1構造體，形成在所述元件層，在沿著與所述半導體晶圓的表面垂直的方向延伸的第1凹部埋入有第1埋入材料；且

在所述切口區域的所述元件層的露出的側面的至少一部分形成有第1膜，所述第1膜的組成與所述芯片區域的所述元件層的組成不同。

16.根據權利要求15所述的半導體芯片，其中隨著沿與所述半導體襯底的表面垂直的方向從所述半導體襯底的表面朝向所述元件層的表面，所述第1膜的表面從所述切口區域側向所述元件區域側傾斜，進而從所述元件區域側向所述切口區域側傾斜。