[發(fā)明專利]改變數(shù)據(jù)格式的交織數(shù)據(jù)轉(zhuǎn)換

在審

• 申請(qǐng)?zhí)枺?/td>: 201980101482.0
• 申請(qǐng)日: 2019-11-07
• 公開(kāi)（公告）號(hào): CN114586002A
• 公開(kāi)（公告）日: 2022-06-03
• 發(fā)明（設(shè)計(jì)）人: 伍勇;穆罕默德·哈格特;曹中;袁峰;劉洪振
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): G06F9/30
• 分類號(hào): G06F9/30
• 代理公司: 北京東方億思知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11258
• 代理人: 姜飛

1.一種計(jì)算系統(tǒng)，包括：

數(shù)據(jù)存儲(chǔ)裝置；

圖形處理器；

中央處理單元；以及

包括一組指令的存儲(chǔ)器，所述指令當(dāng)被所述圖形處理器或所述中央處理單元中的一個(gè)或多個(gè)執(zhí)行時(shí)，使得所述計(jì)算系統(tǒng)：

識(shí)別要被存儲(chǔ)在所述數(shù)據(jù)存儲(chǔ)裝置中的第一數(shù)據(jù)和第二數(shù)據(jù)，其中所述第一數(shù)據(jù)和所述第二數(shù)據(jù)的每一者采取第一數(shù)據(jù)格式；并且

將所述第一數(shù)據(jù)與所述第二數(shù)據(jù)交織，其中交織的第一和第二數(shù)據(jù)采取第二數(shù)據(jù)格式，并且其中所述第二數(shù)據(jù)格式與所述第一數(shù)據(jù)格式不同。

2.如權(quán)利要求1所述的系統(tǒng)，其中所述指令當(dāng)被執(zhí)行時(shí)，使得所述計(jì)算系統(tǒng)：

使得所述交織的第一和第二數(shù)據(jù)被存儲(chǔ)在所述數(shù)據(jù)存儲(chǔ)裝置中，其中所述第一數(shù)據(jù)的比特與所述第二數(shù)據(jù)的比特在所述數(shù)據(jù)存儲(chǔ)裝置中交替。

3.如權(quán)利要求1所述的系統(tǒng)，其中所述指令當(dāng)被執(zhí)行時(shí)，使得所述計(jì)算系統(tǒng)：

使得所述交織的第一和第二數(shù)據(jù)被加載到硬件寄存器中。

4.如權(quán)利要求1所述的系統(tǒng)，其中所述第一數(shù)據(jù)格式的大小是所述第二數(shù)據(jù)格式的大小的一半。

5.如權(quán)利要求1所述的系統(tǒng)，其中所述指令當(dāng)被執(zhí)行時(shí)，使得所述計(jì)算系統(tǒng)：

加載所述交織的第一和第二數(shù)據(jù)；

從所述交織的第一和第二數(shù)據(jù)中提取第一和第二數(shù)據(jù)；并且

基于提取的第一數(shù)據(jù)和提取的第二數(shù)據(jù)來(lái)執(zhí)行數(shù)學(xué)運(yùn)算。

6.如權(quán)利要求1所述的系統(tǒng)，其中所述第一數(shù)據(jù)格式是大腦浮點(diǎn)格式并且所述第二數(shù)據(jù)格式是浮點(diǎn)格式。

7.一種半導(dǎo)體裝置，包括：

一個(gè)或多個(gè)襯底；以及

與所述一個(gè)或多個(gè)襯底耦合的邏輯，其中所述邏輯被實(shí)現(xiàn)在可配置邏輯或者固定功能邏輯硬件中的一個(gè)或多個(gè)中，與所述一個(gè)或多個(gè)襯底耦合的所述邏輯用于：

識(shí)別要被存儲(chǔ)在數(shù)據(jù)存儲(chǔ)裝置中的第一數(shù)據(jù)和第二數(shù)據(jù)，其中所述第一數(shù)據(jù)和所述第二數(shù)據(jù)的每一者采取第一數(shù)據(jù)格式；并且

將所述第一數(shù)據(jù)與所述第二數(shù)據(jù)交織，其中交織的第一和第二數(shù)據(jù)采取第二數(shù)據(jù)格式，并且其中所述第二數(shù)據(jù)格式與所述第一數(shù)據(jù)格式不同。

8.如權(quán)利要求7所述的半導(dǎo)體裝置，其中所述邏輯用于：

使得所述交織的第一和第二數(shù)據(jù)被存儲(chǔ)在所述數(shù)據(jù)存儲(chǔ)裝置中，其中所述第一數(shù)據(jù)的比特與所述第二數(shù)據(jù)的比特在所述數(shù)據(jù)存儲(chǔ)裝置中交替。

9.如權(quán)利要求7所述的半導(dǎo)體裝置，其中與所述一個(gè)或多個(gè)襯底耦合的所述邏輯用于：

使得所述交織的第一和第二數(shù)據(jù)被加載到硬件寄存器中。

10.如權(quán)利要求7所述的半導(dǎo)體裝置，其中所述第一數(shù)據(jù)格式的大小是所述第二數(shù)據(jù)格式的大小的一半。

11.如權(quán)利要求7所述的半導(dǎo)體裝置，其中與所述一個(gè)或多個(gè)襯底耦合的所述邏輯用于：

加載所述交織的第一和第二數(shù)據(jù)；

從所述交織的第一和第二數(shù)據(jù)中提取第一和第二數(shù)據(jù)；并且

基于提取的第一數(shù)據(jù)和提取的第二數(shù)據(jù)來(lái)執(zhí)行數(shù)學(xué)運(yùn)算。

12.如權(quán)利要求7所述的半導(dǎo)體裝置，其中所述第一數(shù)據(jù)格式是大腦浮點(diǎn)格式并且所述第二數(shù)據(jù)格式是浮點(diǎn)格式。

13.至少一個(gè)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其包括一組指令，所述指令當(dāng)被計(jì)算設(shè)備執(zhí)行時(shí)，使得所述計(jì)算設(shè)備：

識(shí)別要被存儲(chǔ)在數(shù)據(jù)存儲(chǔ)裝置中的第一數(shù)據(jù)和第二數(shù)據(jù)，其中所述第一數(shù)據(jù)和所述第二數(shù)據(jù)的每一者采取第一數(shù)據(jù)格式；并且

將所述第一數(shù)據(jù)與所述第二數(shù)據(jù)交織，其中交織的第一和第二數(shù)據(jù)采取第二數(shù)據(jù)格式，并且其中所述第二數(shù)據(jù)格式與所述第一數(shù)據(jù)格式不同。