[發(fā)明專利]利用堆棧的垂直裝置的微電子裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 201980074877.6
• 申請(qǐng)日: 2019-10-22
• 公開（公告）號(hào): CN113016076A
• 公開（公告）日: 2021-06-22
• 發(fā)明（設(shè)計(jì)）人: J.皮爾;A.弗里施;T.沃納;R.索特;D.溫德爾
• 申請(qǐng)（專利權(quán)）人: 國際商業(yè)機(jī)器公司
• 主分類號(hào): H01L29/76
• 分類號(hào): H01L29/76
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 陳金林

實(shí)施例可以包括微電子器件。微電子器件可以包括垂直堆疊并且串聯(lián)連接的第一對(duì)晶體管。第一對(duì)晶體管中的每個(gè)晶體管是相同類型的。微電子器件可以包括并聯(lián)連接的第二對(duì)晶體管。第二對(duì)晶體管是與第一對(duì)晶體管不同的類型。第一對(duì)晶體管和第二對(duì)晶體管被布置為基本上垂直于多個(gè)層。

背景技術(shù)

本披露涉及一種集成電路及其制造方法。

大多數(shù)時(shí)候，集成電路包括依次沉積和結(jié)構(gòu)化的多個(gè)相鄰層。提供電源軌以向集成電路的電池供電。集成電路的單元可包含用于存儲(chǔ)數(shù)據(jù)的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元和用于執(zhí)行組合邏輯功能(例如使用與非門和或非門)的邏輯單元。提供信號(hào)線用于傳輸數(shù)據(jù)，例如，布爾運(yùn)算的結(jié)果或(待)存儲(chǔ)在單元(例如，SRAM單元)中的數(shù)據(jù)。集成電路的單元包括場效應(yīng)晶體管(FET)，每個(gè)場效應(yīng)晶體管包括漏極區(qū)域、源極區(qū)域、溝道區(qū)域和柵極區(qū)域。通常，F(xiàn)ET形成在集成電路的最低層中。包括信號(hào)線和電源軌的層被設(shè)置在FET上方的層中。

提供了垂直互連接入觸點(diǎn)(VIA)以將FET的漏極區(qū)、源極區(qū)和柵極連接至信號(hào)線和電源軌。每個(gè)VIA在到FET的相應(yīng)區(qū)域、信號(hào)線和電源軌的界面處導(dǎo)致接觸電容和電阻。此外，每個(gè)VIA擴(kuò)大了制造集成電路所需的表面積。因此，可能需要減少制造集成電路所需的VIA的量。

此外，單獨(dú)的VIA可能需要與FET的源極區(qū)和柵極、以及信號(hào)線和電源軌對(duì)準(zhǔn)。可能需要便于制造連接在集成電路的不同層中延伸的導(dǎo)體的垂直結(jié)構(gòu)。

發(fā)明內(nèi)容

通過提供根據(jù)獨(dú)立權(quán)利要求所述的集成電路和方法，克服了現(xiàn)有技術(shù)的缺點(diǎn)，并且提供了額外的優(yōu)點(diǎn)。在從屬權(quán)利要求中描述了有利的實(shí)施例。

根據(jù)實(shí)施例，提供了一種集成電路，其包括多個(gè)相鄰層，其中集成電路包括多個(gè)垂直結(jié)構(gòu)，其中垂直結(jié)構(gòu)在基本上垂直于集成電路的層的垂直方向上延伸，其中垂直結(jié)構(gòu)包括至少一個(gè)垂直連接元件和至少一個(gè)垂直溝道區(qū)域，并且其中垂直結(jié)構(gòu)被布置在虛擬二維規(guī)則網(wǎng)格的節(jié)點(diǎn)之上。可以存在網(wǎng)格的節(jié)點(diǎn)，在節(jié)點(diǎn)上不提供垂直結(jié)構(gòu)。網(wǎng)格的規(guī)則性可便于制造集成電路。

根據(jù)實(shí)施例，提供了一種集成電路。集成電路包括多個(gè)相鄰層，多個(gè)相鄰層包括一個(gè)或多個(gè)場效應(yīng)晶體管(FET)(例如，第一FET和第二FET)的堆棧。每個(gè)FET包括溝道區(qū)域。堆棧的FET的溝道區(qū)域串聯(lián)電連接。堆棧沿基本上垂直于層(例如，集成電路的層)的垂直方向延伸。第一FET和第二FET是相同的類型。

根據(jù)實(shí)施例，堆棧的兩個(gè)相對(duì)端對(duì)應(yīng)于電力支撐端和信號(hào)端。電力支撐端連接到集成電路的電源軌。信號(hào)端連接集成電路的信號(hào)線。

根據(jù)實(shí)施例，堆棧的FET是相同類型的，其中堆棧的場效應(yīng)晶體管的溝道區(qū)域串聯(lián)電連接，其中堆棧的兩個(gè)相對(duì)端對(duì)應(yīng)于電力支撐端和信號(hào)端，以及其中電源支持端連接到集成電路的電源軌。

根據(jù)實(shí)施例，集成電路內(nèi)的若干單元類型(即，執(zhí)行布爾運(yùn)算或存儲(chǔ)數(shù)據(jù)的單元)需要串聯(lián)連接的相同類型的兩個(gè)FET。在垂直方向上延伸的兩個(gè)FET的堆棧可以促進(jìn)功能單元內(nèi)和之間的配線和布線。這可允許集成電路內(nèi)更高的單元密度。

根據(jù)實(shí)施例，電源軌可以被提供為集成電路的襯底中的掩埋導(dǎo)電層。具體地，電源軌可以形成為重?fù)诫s半導(dǎo)體區(qū)域。重?fù)诫s半導(dǎo)體區(qū)可通過離子注入工藝形成。或者，可通過擴(kuò)散工藝形成重?fù)诫s半導(dǎo)體區(qū)。低電阻電源軌可由不同工藝選項(xiàng)(例如，復(fù)合方法)形成。

根據(jù)實(shí)施例，堆棧的FET的溝道區(qū)被提供在包括集成電路的電源軌的層與包括集成電路的信號(hào)線的層之間的層中。

將包括信號(hào)線的層與包括電源軌的層分離可以顯著地降低集成電路的路由復(fù)雜度。特別地，可以減小VIA觸點(diǎn)的數(shù)量和導(dǎo)線長度。這可允許集成電路的較高器件密度和/或集成電路的降低的功耗。

根據(jù)實(shí)施例，可以通過外延在形成電源軌的重?fù)诫s半導(dǎo)體區(qū)上形成堆棧。摻雜劑濃度可在外延期間改變。