[發明專利]存儲器系統中的匯集式前線ECC解碼器

在審

• 申請號: 201980066450.1
• 申請日: 2019-09-05
• 公開（公告）號: CN112840324A
• 公開（公告）日: 2021-05-25
• 發明（設計）人: 保羅·愛德華·漢納姆;戴維·麥爾康·西蒙斯;弗朗西斯科·喬治歐;桑蒂爾庫馬爾·迪拉維昂;金宗鉉
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

本文描述的各種實施方案涉及用于校正來自例如固態驅動器SSD的多個非易失性存儲器裝置等存儲器系統的數據的系統及方法，包含但不限于從所述多個非易失性存儲器裝置接收所述數據的幀，在匯集式前線錯誤校正碼ECC解碼器之間分配所述幀，由所述匯集式前線ECC解碼器對所述幀進行解碼以輸出第一解碼幀，并將所述第一解碼幀返回到讀取信道。

技術領域

本公開大體上涉及用于改進存儲器系統(例如固態驅動器(SSD))的數據完整性的系統及方法。

背景技術

傳統的非易失性存儲器控制器包含錯誤校正碼(ECC)解碼器，所述錯誤校正碼解碼器經配置以校正來自例如SSD的存儲器系統中的非易失性存儲器裝置的數據。非易失性存儲器的類型包含NAND快閃存儲器、NOR快閃存儲器、磁性RAM(MRAM)、電阻式RAM(RRAM)、相變存儲器(PCM)，及電池支持的易失性存儲器。例如，具有N個存儲器信道(例如，其中N可為4、8、16等)的多信道控制器通常具有N個信道ECC解碼器，每一信道一個，以提供高帶寬、獨立的平行操作。多信道ECC解碼器形成被稱為“前線(frontline)”解碼器的ECC解碼器的第一層或第一線。前線解碼器是來自非易失性存儲器裝置的數據遇到的第一錯誤校正解碼器。在大多數情況下，“前線”解碼器能夠校正從非易失性存儲器裝置讀取的數據幀，從而提供沒有錯誤的幀。傳統的控制器可具有在前線解碼器未能校正所有錯誤的情況下使用的后續解碼器(例如，“第二線(second-line)”解碼器、“第三線(third-line)”解碼器、“第四線(fourth-line)”解碼器等)。考慮到后續解碼器并非一直在使用中，后續解碼器通常在用于將數據從非易失性存儲器裝置傳達到主機的讀取信道之間被共享。后續解碼器位于讀取信道外部且遠離所述讀取信道。另一方面，專用前線解碼器被分配給每一讀取信道，且被嵌入或以其它方式位于相應讀取信道中。

這種傳統的布置意味著，即使在所有情況下并非始終都充分采用高性能的ECC資源的錯誤校正能力，高性能的ECC資源仍必須被專用于并固定到每一讀取信道。例如，在SSD中的非易失性存儲器裝置的生命周期的早期階段，可能存在很少讀取錯誤，而在生命周期的后期，可能存在更多數量級的錯誤。另一因素是錯誤率可能有很大的變化，例如在非易失性存儲器中的存儲器塊的不同頁的讀取錯誤之間、單個裝置中的存儲器塊之間，或存儲器裝置之間。由于溫度變化、數據第一次被讀取的時間與數據最初被寫入的時間之間的時間長度(數據的保留期)、含有數據的塊先前被擦除的次數(編程/擦除或P/E循環的次數)，或由于與數據所在的存儲器單元相鄰的存儲器單元上的讀取/寫入活動，錯誤率也可能有很大的變化。這些變化可經編譯為個別裝置或裝置范圍的錯誤特性及配置文件集合。具有應對這些變化的能力的專用前線解碼器不一定會一直采用其全部能力，這是低效的。因此，在讀取SSD中的不同非易失性存儲器裝置時，需要在所有情況下更有效地布置ECC解碼器。

發明內容

在某些方面中，SSD裝置的本實施方案涉及用于校正來自SSD裝置的多個非易失性存儲器裝置的數據的系統及方法，包含但不限于：由仲裁器經由多個讀取信道從所述多個非易失性存儲器裝置接收所述數據的幀，其中接收到的所有所述幀被編碼；由所述仲裁器在多個匯集式前線錯誤校正碼(ECC)解碼器之間分配所述幀；由所述多個匯集式前線ECC解碼器對所述幀進行解碼以輸出第一解碼幀；及由所述多個匯集式前線ECC解碼器將所述第一解碼幀返回到所述讀取信道。

附圖說明

圖1a展示根據一些實施方案的用于校正來自SSD裝置的非易失性存儲器裝置的數據的系統的框圖；

圖lb展示根據一些實施方案的用于校正來自SSD裝置的非易失性存儲器裝置的數據的系統的另一框圖；

圖2展示根據一些實施方案的用于校正來自SSD裝置的非易失性存儲器裝置的數據的過程的流程圖；及

圖3展示根據一些實施方案的前線ECC解碼器池的框圖。

具體實施方式