[發明專利]計算機處理器中的密鑰管理

在審

• 申請號: 201980058026.2
• 申請日: 2019-09-11
• 公開（公告）號: CN112654990A
• 公開（公告）日: 2021-04-13
• 發明（設計）人: S·J·沃勒克
• 申請（專利權）人: 美光科技公司
• 主分類號: G06F21/62
• 分類號: G06F21/62;G06F21/60;G06F21/53;H04L9/08
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

描述與具有處理器和存儲經加擾數據的主存儲器的計算機系統相關的系統、設備和方法。所述處理器可具有經配置以存儲密鑰的安全區和經配置以對經解擾數據進行操作的解擾區。所述處理器可響應于經配置以對所述經解擾數據進行操作的指令的執行而使用從所述安全區檢索到的所述密鑰將所述經加擾數據轉換為所述解擾區中的所述經解擾數據。另一處理器也可與所述存儲器耦合，但可被阻止存取所述解擾區中的所述經解擾數據。

相關申請案

本申請案要求2018年9月18日提交且標題為“計算機處理器中的密鑰管理(KeyManagement in Computer Processors)”的第16/134,387號美國專利申請案的申請日的權益，所述申請案的全部公開內容特此以引用的方式并入本文中。

本申請案涉及2018年8月3日提交且標題為“計算機處理器中的數據保護(DataProtection in Computer Processors)”的第16/054,913號美國專利申請案，所述申請案的全部公開內容特此以引用的方式并入本文中。

技術領域

本文中公開的至少一些實施例大體上涉及計算機架構，且更具體地說但不限于，涉及用于計算機處理器中的數據安全性和/或計算系統中的數據傳輸的密鑰管理。

背景技術

典型計算機處理器從計算機系統的主存儲器接收指令和/或數據以進行處理。指令和/或數據可經高速緩存以用于處理器。在一些情況下，可能進行對主存儲器或處理器高速緩存中的內容的未經授權存取。舉例來說，形成于同一裸片上的多個處理器或處理核心可共享主存儲器。一個處理器或處理核心可經由存儲器共享和/或高速緩存相干性協議來經由共享主存儲器和/或處理器高速緩存存儲器存取另一處理器或處理核心的內容。

舉例來說，推測性執行為一種計算技術，其中處理器基于在一些條件下需要執行一或多個指令的推測來在可獲得關于是否應執行此類指令的確定結果之前執行此類指令。推測性執行可能導致安全漏洞，其中可能進行對內容的未經授權存取。計算機處理器中的安全漏洞的實例包含在2018年公開的Meltdown和Spectre。

附圖說明

實施例是借助于實例而非限制在附圖的圖中來說明的，在附圖中相似參考指示類似元件。

圖1展示根據至少一些實施例的具有解擾器的處理器。

圖2展示解擾器從經加擾數據恢復位的操作。

圖3說明處理器的解擾器。

圖4展示根據一個實施例的具有不同數據安全區的處理器的結構。

圖5展示根據一個實施例的在處理器中的用于數據安全性的密鑰存儲區。

圖6說明根據一個實施例的基于虛擬存儲器地址來定位密鑰的技術。

圖7說明加擾密鑰與對應解擾密鑰之間的關系。

圖8說明添加用戶特定數據保護的技術。

圖9展示用于計算機處理器中的數據保護的密鑰管理方法。

具體實施方式

本公開包含經由數據加擾保護計算機處理器中的數據的技術。舉例來說，原始數據項可通過根據隨機密鑰重新布置原始數據項的各部分的次序來進行加擾以產生經加擾數據項，使得具有經重排序部分的經加擾數據項不作為整體展現原始數據項，且在無密鑰的情況下無法從經加擾數據項導出原始數據項和各部分的正確次序。在解擾操作中，根據密鑰對經加擾數據項的各部分進行重排序，以恢復原始數據項。