[發明專利]多位并行逐次逼近寄存器(SAR)模數轉換器(ADC)電路

在審

• 申請號: 201980056902.8
• 申請日: 2019-07-11
• 公開（公告）號: CN112640313A
• 公開（公告）日: 2021-04-09
• 發明（設計）人: B·L·普賴斯
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H03M1/14
• 分類號: H03M1/14;H03M1/78;H03M1/46
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

公開了多位并行逐次逼近寄存器(SAR)模數轉換器(ADC)電路。一方面，多位并行SAR ADC電路包括多個SAR控制器電路，每個SAR控制器電路包括SAR寄存器電路。每個SAR寄存器電路接收和存儲對應數字位，數字位基于模擬輸入信號和對應的數模轉換器(DAC)模擬信號的比較。每個SAR寄存器電路還基于數字位提供對應數字信號。DAC電路接收參考電壓，并且使用參考電壓和由SAR控制器電路生成的數字信號的子集，來生成多個DAC模擬信號。比較電路生成與每個SAR控制器電路相對應的數字位，其中多個數字位是并行生成的。每個數字位共同形成模擬輸入信號的數字表示。

相關申請的交叉引用

本專利申請要求于2018年8月27日提交的標題為“MULTIPLE-BIT PARALLELSUCCESSIVE APPROXIMATION REGISTER(SAR)ANALOG-TO-DIGITAL CONVERTER(ADC)CIRCUITS”的申請號為16/113,720的申請的優先權，該申請被受讓給本申請的受讓人并且在此通過引用明確地并入本文。

技術領域

本公開的技術總體上涉及模數轉換器(ADC)電路，并且具體地涉及逐次逼近寄存器(SAR)ADC電路。

背景技術

基于處理器的系統采用對與執行各種功能相關的信號進行的模數轉換。實現這種模數轉換的一種方法是使用逐次逼近寄存器(SAR)模數轉換器(ADC)電路。對SAR ADC電路的操作涉及在轉換過程中對模擬輸入信號與一系列生成的模擬信號進行連續比較。SARADC電路使用模擬輸入信號與一系列生成的模擬信號的每次比較的結果來生成數字信號的最終值。

例如，在SAR ADC電路中，為了將模擬輸入信號轉換為數字輸出信號，在轉換過程中，在時鐘信號的第一時鐘周期期間，將數字信號的每個位初始設置為邏輯低“0”值。當在轉換過程中仍處于時鐘信號的第一周期時，SAR ADC電路將數字信號的最高有效位設置為邏輯高“1”值，但將數字信號的所有其余位保持為邏輯低“0”值。SAR ADC電路將更新后的數字信號轉換為生成的模擬信號，并且將模擬輸入信號與所生成的模擬信號進行比較。如果所生成的模擬信號的電壓大于模擬輸入信號的電壓，則SAR ADC電路將最高有效位從邏輯高“1”值改為邏輯低“0”值。相反，如果所生成的模擬信號的電壓小于模擬輸入信號的電壓，則SAR ADC電路將最高有效位保持設置為邏輯高“1”值。SAR ADC電路在轉換過程的每個對應周期內以這種方式逐次設置數字信號的每個位并且將對應的生成的模擬信號與模擬輸入信號進行比較。因此，在轉換過程中在時鐘信號的最后周期之后，由SAR ADC電路生成的數字信號是模擬輸入信號的數字表示。

在這點上，常規SAR ADC電路具有與數字輸出信號的位數相關的轉換時間。然而，由于常規SAR ADC電路被設計為生成具有更多位數的數字輸出信號，所以常規SAR ADC電路中采用的電路元件的數目以及相關轉換時間都增加了。因此，隨著數字輸出信號中的位數的增加，減少或避免轉換時間的增加將是有利的。

發明內容